课程设计报告-基于eda的数字式移相信号发生器

《课程设计报告-基于eda的数字式移相信号发生器》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、《数字式移相信号发生器》课程设计报告系别：专业班级：学生姓名：学生学号：指导教师：（课程设计时间：2011年1月4日——2011年1月22日）-20-前言EDA技术是一门涉及多学科的综合性技术，是以大规模逻辑器件为设计载体，以硬件描述语言为系统逻辑表达的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、化简、分割、综合、优化、布局布线及仿真，直至对特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专业集成芯片的一门新技术。本次课程设计

2、中我们基于EDA技术，运用VHDL编制程序，完成数字式移相频率计的程序编辑，最终下载到ACEX1K系列EPF1K50LC208-3芯片上，加以简单的外围电路，构成数字移相信号发生器。该装置能测出频率在20HZ-2000KHZ之间的正弦波信号频率，并给出指定相位差的两路同频信号。-20-目录1.课程设计目的……………………………………………………………………12.题目描述及要求…………………………………………………………………23.课程设计报告内容……………………………………………………………23.1系统框图……………………………………………………………

3、…………23.2系统各组成部分介绍…………………………………………………………33.2.1数字移相及信号产生模块……………………………………………………33.2.2数字频率计模块………………………………………………………………73.2.3显示模块……………………………………………………………………133.3系统完整介绍…………………………………………………………………153.4引脚分配………………………………………………………………………164.总结………………………………………………………………………………17参考文献…………………………………………

4、…………………………………19-20-1．课程设计目的(1)进一步加深对EDA技术的基本知识的理解，提高VHDL编程仿真程序的运用能力。（2）培养根据课题需要查找参考书籍和文献资料，并学习运用的的能力，从而更好的培养了自学能力和独立思考问题和解决问题的能力。（3）培养硬件设计、软件设计及系统软、硬件调试的基本思路、方法和技巧，并能熟练使用当前较流行的一些有关电路设计与分析方面的软件和硬件。（4）培养严肃认真的工作作风和科学态度，逐步建立正确的生产观念、工程观念和全局观点。2．题目描述及要求设计题目：数字式移相信号发生器设计要求：（1）被测正弦信号频率范

5、围：20HZ—2000KHZ；（2）正弦信号频率皆采用BCD码计数方式；具有正弦信号频率测量及数字显示功能；（3）能够输出给定相位差的两路同频，相位测量绝对误差≤2º。3.课程设计报告内容3.1系统框图系统整体框图如下图3-1所示：数字移相模块正弦信号Q1正弦信号Q2数字频率计模块时钟输入信号显示模块移相信号同频方波..1HZ时钟信号图3-1数字式移相频率计的系统框图数字式移相频率计的系统框图如图3-1所示，通过一给定频率的时钟输入信号，使数字移相模块（FPGA）产生正弦信号Q1，同时产生与Q1同频的方波信号送给数字频率计模块，测出方波频率再通过显示模

6、块译码后，逐一送8个LED显示。同时通过键盘输入二进制的移相信号给数字移相模块，来输出与正弦信号Q1有指定相位差的同频正弦信号Q2。-20-3.2系统各组成部分介绍3.2.1数字移相及信号产生模块该模块的作用是产生两路指定相位差的同频信号，同时输出与之频率相同的正弦信号。先对正弦信号进行一周期64点的采样，再把采样正弦波幅值送到两个FRPG的ROM中。通过时钟输入信号是指针信号在“”到“”进行加1循环计数，从而对一个ROM的值逐一读取。另一个ROM中指针的值，则是在这个指针信号值的基础上加相位偏移量DIN。这样就达到了输出两路相位差的同频信号。因为对正

7、弦信号进行64点采样，则每相邻两点之间相位差为360°/64=5.625°，所有本移相信号发生器的最小精度为5.625°。（1）数字移相及信号产生模块程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYYX2ISPORT(CLK:INSTD_LOGIC;DIN:INSTD_LOGIC_VECTOR(5DOWNTO0);DOUT,YXDOUT:OUTSTD_LOGIC_VECTOR(7DOWNTO

8、0);FSOUT:OUTSTD_LOGIC);ENDENTITYYX2;ARCHITECTUR