eda课程设计--基于fpga的dds信号发生器设计

《eda课程设计--基于fpga的dds信号发生器设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、电气与电子信息工程学院电子技术课程设计报告名称：基于FPGA的DDS信号发生器设计　　　专业名称：　　电子信息工程　　班级：电子信息工程2010级本科（2）班　　　学　　号：　　　4姓名：张海波指导教师：齐海兵、夏术泉设计时间：2012年12月17日—2012年12月28日设计地点：K2五楼实验室完成时间：2013年1月9日电子技术课程设计成绩评定表课程设计题目：基于FPGA的DDS信号发生器设计成绩评定依据：课程设计考勤情况（20％）：课程设计答辩情况（30％）：完成设计任务及报告规范性（50％）：最终评定成绩（以优、良、中、及格、不及格评定）指导教师签字：年月日摘要本次课程设计利用正负

2、十二伏的直流电源，开发板和最小系统板做出DDS信号发生器，要求可以输出三角波，正弦波，锯齿波，方波四种波形，并且通过拨码开关改变其输出波形及输出的频率和幅度。此外，能产生ASK、FSK和PSK等调制信号，输出用12864液晶显示信号的波形、频率和幅度。输出频率范围控制在0HZ——500KHZ之间以0.1HZ步进，输出幅度控制在0Vp_p——10Vp_p之间以0.1V进行步进。其电路采用FPGA器件为控制核心，采用数字合成技术，通过对四种波形输出进行控制，包括幅度控制和频率控制，通过DAC0832将数字信号转换成模拟信号，实现波形的输出。在本次课程设计中，我主要负责开发板上拨码开关部分，类似

3、于矩阵键盘功能，利用拨码开关来切换波形并改变输出幅值和频率。关键词：DDS信号发生器，最小系统板，FPGA,拨码开关ABSTRACTInthispaper,anarbitrarywaveformgeneratorisdesignedbasedonthetheoryofdirectdigitalsynthesis(DDS)andontheanalysisoftheperformanceoftheoutputsignal.ThethesisanalysestheprincipleofDDSandtheperformanceofoutputsignals.Anarbitrarywaveforms

4、generatorWhichcangeneratethetrianglewaveform，sawtoothwaveform,FM，PM，AM,burstwaveformandotherwaveformsisdesignedwithFPGA.，ArbitrarywaveformscanbedownloadedtothearbitrarywaveformsgeneratorviaserialPortofPC.Thestructurethatcombinesaphaseaccumulatorwithfrequencywordcalculationunitisusedtodesignthefreq

5、uencymodulationcircuit.Thisstructurecannotonlyrealizebroadbandlinearfrequencymodulation，butalsononlinearfrequencymodulation.ThedesignanddebuggingoftheDAC0832hardwareandthesoftwarearefinished.Keywords:DDSSignalgenerator，Theminimumsystemboard，FPGA，Dialswitch1.方案选择与方案论证数据输入：方案一：4x4矩阵键盘优点：由8个IO口检测16个

6、按键，可以大大节省IO口资源。缺点：控制时序较复杂，增加编程和调试的难度。方案二：独立按键优点：控制时序较简单，较易于编程与调试。缺点：比较浪费IO口资源。方案三：拨码开关优点：控制时序简单，易于编程和调试。缺点：比较浪费IO口资源。通过比较各种因素，我选择方案一，波形输出：方案一：存储波形数据的ROM/RAM+DAC0832优点：1.可以显示复杂波形2.可以有效控制输出波形的频率，幅度及相位3.节省FPGA内部的逻辑资源4.可以简单的切换波形5.使波形输出方式单一化，降低了编程难度缺点：要消耗一定的ROM/RAM资源方案二：存储波形数据的ROM/RAM+分频器输出矩形波+DAC08

7、32优点：1.可以显示复杂波形2.可以有效控制输出波形的频率，幅度及相位3.节省FPGA内部的逻辑资源4.可以较简单的切换波形缺点：矩形波的频率，幅度和相位的调节需要另设相位累加电路，消耗一定的逻辑资源方案三：case语句+分频器输出矩形波+DAC0832优点：在数据传输的反应速度上，在所需速度很快时占优势缺点：1.大量浪费FPGA内部的逻辑资源2.波形数据较大时，会给代码的调试和维护带来不便。方案四：存储波形数据的RO