数字逻辑课程设计篮球24秒倒计时

《数字逻辑课程设计篮球24秒倒计时》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、各专业全套优秀毕业设计图纸《数字逻辑》课程设计报告设计题目：篮球24秒倒计时院（系）：信息工程学院专业：计算机科学与技术姓名学号:目录1.课程设计的目的22.设计任务及要求32.1基本要求32.2设计任务及目标33.电路设计原理与单元模块33.1设计原理33.2设计方案43.3单元模块53.3.18421BCD码递减计数器模块53.3.2时钟模块83.3.3辅助时序控制模块93.3.4译码显示模块104.实验体会111.课程设计的目的随着信息时代的到来，电子技术在社会生活中发挥着越来越重要的作用，运

2、用模电和数电知识设计的电子产品成为社会生活不可缺少的一部分，特别是在各种竞技运动中，定时器成为检验运动员成绩的一个重要工具。在篮球比赛中，规定了球员的持球时间不能超过24秒，否则就犯规了。本课程设计的“篮球竞赛24秒计时器”，可用于篮球比赛中，用于对球员持球时间24秒限制。一旦球员的持球时间超过了24秒，它自动的报警从而判定此球员的犯规。本设计主要能完成：显示24秒倒计时功能；系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；在直接清零时，数码管显示器灭灯；计时器为24秒递减计时其计

3、时间隔为1秒；计时器递减计时到零时，数码显示器不灭灯，同时发出光电报警信号等。通过理论设计和实物制作解决相应的实际问题，巩固和运用在《数字逻辑》中所学的理论知识和实验技能，掌握常用数字逻辑电路的一般设计方法，提高设计能力和实践动手能力，为以后从事电路设计、研发电子产品打下良好的基础。2.设计任务及要求2.1基本要求1.具有24秒计时功能。2.设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能。3.在直接清零时，要求数码显示器灭灯。4.计时器为24秒递减时,计时间隔为1秒。5.计时器递减到零

4、时，数码显示器不能灭灯，同时发出光电报警信号。2.2设计任务及目标1.根据原理图分析各单元电路的功能；2.熟悉电路中所用到的各集成块的管脚及其功能；3.进行电路的装接、调试，直到电路能达到规定的设计要求；4.写出完整、详细的课程设计报告。3.电路设计原理与单元模块3.1设计原理24秒计时器的总体参考方案框图如图2-1所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等五个模块组成。其中计数器和控制电路是系统的主要模块。计数器完成24秒计时功能，而控制电路完成计

5、数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。秒脉冲发生器计数器译码显示控制电路报警电路外部操作开关图2-124秒计时器系统设计框图秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用555集成电路组成的多谐振荡器构成。译码显示电路由74HC4511和共阴极七段LED显示器组成。报警电路在实验中可用发光二极管和扬声器代替。3.2设计方案分析设计任务，计数器和控制电路是系统的主要部分。计数器完成24s计时功能，而控制电

6、路具有直接控制计数器的启动计数、暂停／连续计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器灭灯。当启动开关闭合时，控制电路应封锁时钟信号CP，同时计数器完成置数功能，译码显示电路显示“24”字样；当启动开关断开时，计数器开始计数；当暂停／连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停／连续开关拨在连续时，计数器继续递减计数。系统设计框图如图2-1所示。篮球竞赛24秒计时器实

7、验电路如图2-2所示。图2-2篮球竞赛24秒计时器3.3单元模块3.3.18421BCD码递减计数器模块计数器选用汇总规模集成电路74LS192进行设计较为简便，74LS192是十进制可编程同步加锁计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加锁计数功能。图2-3是74LS192外引脚及时序波形图。图中UP、DN分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。PL是异步并行置数控制端（低电平有效），TCU、TCD分别是进位、借位输出端（低电平有效），MR是异步清零端，D3-D0

8、是并行数据输入殿，Q3-Q0是输出端。74192的功能表见下表2-1所示。其工作原理是：当PL=1，MR=0时，若时钟脉冲加到UP端，且DN=1。图2-374LS192外引脚及时序波形图表2-174LS192功能表UPPLMR功能1xxxxx00010111清零零零置数数加法计数减法计数DN则计数器在预置数的基础上完成加计数功能，当加计数到9时，TCU端发出进位下跳变脉冲；若时钟脉冲加到DN端，且UP=1，则计数器在预置数的基础上完成减计数功能，当减计数到0时，TCD