数电课程设计报告-基于verilog语言的简单自动售货机

《数电课程设计报告-基于verilog语言的简单自动售货机》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、大连理工大学电子1401...........................大连理工大学本科实验报告题目：基于Verilog语言的简单自动售货机课程名称：自动售货机学院（系）：电信学部专业：电子信息工程班级：电子1401学生姓名：………..学号：……………完成日期：2016-07-10成绩：2016年07月12日大连理工大学电子1401...........................课程设计得分表考勤课程设计40分考试60分合计最后得分自动售货机：一、基本功能1、设计一个自动售货机，能够提供3

2、-4种不同价格的货物。2、可以进行投币，投币的钱数至少是2种以上，钱数在售货机中能够进行累加并用数码管显示。3、进行交易的时候，如投入钱数高于所购买商品价格，则交易成功，出货物，并可以选择是找零或是继续购买；若钱数不够，则提示钱数不够。要求通过数码管显示余额。二、扩展功能用LCD液晶屏来显示购买的信息。报告目录：摘要-------------------------------------------------------------------------------------2第一章：概述--

3、---------------------------------------------------------------------------------3第二章：FPGA与quartusII简介----------------------------------------------------------5第三章：系统设计-----------------------------------------------------------------------------7第四章：详细

4、设计-----------------------------------------------------------------------------9第五章：实际代码剖析------------------------------------------------------------------------13第六章：结论及结果说明---------------------------------------------------------------------18大连理工大学电

5、子1401...........................大连理工大学电子1401...........................摘要本设计是以现场可编程逻辑器件（FPGA）为核心的自动售货机，利用QuartusⅡ软件编写VerilogHDL硬件描述语言程序以实现自动售货功能。本设计主要以程序为主，硬件方面则使用ED2开发板，将程序各变量端口与开发板的管脚进行相应的配置。其中：用个12开关：1个表示进入购买菜单，退出购买菜单同时清零、6个表示投入钱币价格组合，4个表示选取不同的货物，1个确

6、认付款找零取货操作。总共有n个LED灯：1个表示进入购买菜单，4个表示4种不同的货物，1个报警灯（假设投入钱币不足或者投钱有误），1个模拟出货口，1个模拟找零出口。利用8个数码管显示，2个完成投入总额，2个完成找零余额显示，另外4个显示大写英文单词“SHOP”弥补扩展功能中的LCD显示。过程描述：按进入购买菜单键进入购买系统，选择按钮选择好商品并利用投币按钮，由2数码管显示投入钱币总额；然后按下确认付款开关，另外2个数码管显示应该找零钱数（钱不够退钱数），对应商品LED灯亮显示卖出此货物，并且有一个L

7、ED灯亮表明出货。若所投钱币不足所选商品价格，对应警告钱币不足的LED灯亮。最后按推出购买菜单键，清零并退钱。关键字：FPGAVerilogHDLQuartusⅡED2开发板自动售货机完成日期：2016年07月12日作者简介：罗红郊(1994－)，男，青海西宁人，本科学生，电子信息工程通讯作者：电话：;E-mail：luohongjiao@mail.dlut.edu.cn大连理工大学电子1401...........................第1章绪论1.1概述以硬件描述语言（Verilog或V

8、HDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了