计算机系统综合设计课程设计-实验计算机指令的设计（七）

《计算机系统综合设计课程设计-实验计算机指令的设计（七）》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、山东建筑大学计算机科学与技术学院课程设计说明书题目：实验计算机指令的设计（七）课程：计算机系统综合设计院（部）：计算机科学与技术学院专业：网络工程班级：091班学生姓名：学号：指导教师：完成日期：2011-12-3121目录一、课程设计题目4二、课程设计目的4三、课程设计方案4四、课程设计内容4（一）、硬件资源41．运算器模块42．寄存器堆模块43．指令部件模块54．内存模块55．总线缓冲模块56．微程序控制模块57．启停和时序模块68．整机逻辑框图6（二）、设计指令81、指令操作数寻址方式及其代码82、指令执行流程9（三）、确定微操作控

2、制信号及其实现方法111、设计微指令格式112、微程序控制方式123、设计实验接线表124．PLD方程14（四）、指令编码及微程序16（五）、程序调试19五、结论21六、参考文献2221山东建筑大学计算机学院计算机系统综合设计课程设计任务书设计题目实验计算机指令的设计（七）指导教师岳斌班级网络091学生李庆贺，姜继超，聂鹏已知技术参数和设计要求1、使用FD-CES实验仪2、主要模块：运算器、寄存器、指令部件、内存、总线缓冲、微程序控制、启停和时序模块。3、完成以下6条指令的设计：SUBA,RiMOVA,#DATAMOVRi,ALDAadd

3、rSTAaddrHALT设计内容与步骤1、运算器采用单累加器多寄存器结构，操作数寻址方式采用直接地址寻址，立即数寻址，寄存器直接寻址。2、程序、微程序的设计、调试。3、设计程序验证这6条指令的执行情况。4、课程设计说明书。设计工作计划与进度安排1、调试工具4学时2、设计语言ABL-HDL12学时3、FD-CES实验仪功能模块10学时4、指令与微程序的设计20学时5、课程设计说明书14学时设计考核要求1、考勤20%2、课程设计说明书50%。3、成果演示30%指导教师（签字）：教研室主任（签字）：计算机科学与技术学院制21一、课程设计题目实验

4、计算机指令的设计（七）二、课程设计目的在学习了专业基础课《计算机组成原理A》和《系统结构》课程的基础上，通过设计简单实验计算机的部分指令，加深对计算机硬件结构和系统软件的认识，初步掌握计算机指令的设计与使用方法。通过本次课程设计，即实验计算机指令的设计，进一步了解了指令系统的概念和操作过程以及计算机在执行指令时的指令执行过程。并且学习了解和初步掌握了指令系统的设计，有了设计专用计算机的初步基础。加深了对计算机软硬件结构和专用计算机的设计的认识。三、课程设计方案基于FD-CES实验箱的硬件模块平台，通过PC机和可编程逻辑（PLD）电路实验板

5、，完成简单实验计算机的部分指令的控制信号线的连接、编码、微程序的设计，在FD-CES实验箱的控制台上运行用所设计的指令编写的程序，验证设计指令的正确性。四、课程设计内容（一）、硬件资源1．运算器模块该模块（ALU）的构成有：累加器A（74198）、运算器ALU（74181*2）、累加器存器ACT(74377)、暂存器（74373）、输出缓冲器BUFFER(74245)，以及进位产生线路、累加器判零线路等构成。2．寄存器堆模块寄存器堆模块由两片74670（U12、U13）组成，提供4个8位的通用寄存器。它们可以作为运算器中的通用寄存器R0-

6、R3使用，也可以作为累加器A0-A3使用。3．指令部件模块该部件由指令寄存器、程序计数器和指令译码器三部分组成。各部分的作用如下：指令寄存器：用来存放计算机当前执行的指令码，其基本组成是操作码和操作数址码。程序计数器：也叫作指令地址寄存器，用来存放下一条指令或者下一指令字节的21址码，加一处于读数状态，当遇到转移指令且转移条件满足时接收转移地址。指令译码器：用来翻译操作码，以产生相应的控制信号。4．内存模块内存模块是由一片2048*8bit的静态RAM电路6116及其操作控制电路组。块最高位地址A1固定接地，内存模块（MEM）为用户提供有

7、效的内存空间是1K节。停机时，可由控制台对其读写；运行时，可由实验计算机对其读写。5．总线缓冲模块本实验的实验仪有两组总线：宽8bit的内部数据总线IDB和外部数据总线ODB，宽11bit的内部地址总线IAB和外部地址总线OAB，它们将实验设计的基本功能模块连接起来。总线缓冲模块（BUS）用于对总线信息进行控制传送和驱动。该模块由三态总线传输（两片74245、一片74125）组成。其中一片74245用于控制数据总线的双向传送，另一片74245和一片74125用于控制地址总线的单项传送。6．微程序控制模块该模块（MPG）主要由11位微地

8、址计数器MPC（74163*3）、2K*24bit的CM（6116*3），以及24位微指令寄存器MIR（74277*3）组成。停机时，控存可由控制台读或写；运行时，控存处于读状态。7．启停和时