《计算机系统综合设计》课程设计

《计算机系统综合设计》课程设计

ID:15585816

大小:728.50 KB

页数:22页

时间:2018-08-04

《计算机系统综合设计》课程设计_第1页
《计算机系统综合设计》课程设计_第2页
《计算机系统综合设计》课程设计_第3页
《计算机系统综合设计》课程设计_第4页
《计算机系统综合设计》课程设计_第5页
资源描述:

《《计算机系统综合设计》课程设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、xxxx大学计算机科学与技术学院课程设计说明书题目:实验计算机指令的设计(三)课程:计算机系统综合设计院(部):计算机科学与技术学院专业:网络工程班级:网络101班学生姓名:xxx学号:1234567890指导教师:xxx完成日期:2013年1月17日22目录一、课程设计题目4二、课程设计目的4三、课程设计方案4四、课程设计内容4(一)、硬件资源41.运算器模块42.寄存器堆模块43.指令部件模块44.内存模块55.总线缓冲模块56.微程序控制模块57.启停和时序模块58.整机逻辑框图5(二)、设计指令61、指令操作数寻址方式及其代码62、指令执

2、行流程7(三)、确定微操作控制信号及其实现方法71、设计微指令格式72、微程序控制方式73、设计实验接线表84.PLD方程9(四)、指令编码及微程序11(五)、程序调试13五、结论16六、参考文献1622山东建筑大学计算机科学与技术学院课程设计任务书设计题目实验计算机指令的设计(三)已知技术参数和设计要求1、使用FD-CES实验仪2、主要模块:运算器、寄存器、指令部件、内存、总线缓冲、微程序控制、启停和时序模块。3、完成以下5条指令的设计:MOVA,#DATAMOVR1,#DATASUBA,R1STAADDRJCADDR设计内容与步骤1、运算器采

3、用单累加器多寄存器结构,操作数寻址方式采用直接地址寻址,立即数寻址,寄存器直接寻址。2、程序、微程序的设计、调试。3、设计程序验证这5条指令的执行情况。4、课程设计说明书。设计工作计划与进度安排1、调试工具4学时2、设计语言ABL-HDL6学时3、FD-CES实验仪功能模块10学时4、指令与微程序的设计14学时5、课程设计说明书6学时设计考核要求1.考勤20%2.课程设计说明书50%。3.成果演示30%指导教师(签字):教研室主任(签字):22一、课程设计题目实验计算机指令的设计(三)二、课程设计目的在学习了专业基础课《计算机组成原理A》和《系统

4、结构》课程的基础上,通过设计简单实验计算机的部分指令,加深对计算机硬件结构和系统软件的认识,初步掌握计算机指令的设计与使用方法。巩固对“计算机组成原理与系统结构”概念的理解;加深对计算机组成、结构、工作原理、工作过程的理解和认识;提高综合运用所学知识进行系统分析、设计的能力。三、课程设计方案基于FD-CES实验箱的硬件模块平台,通过PC机和可编程逻辑(PLD)电路实验板,完成简单实验计算机的部分指令的控制信号线的连接、编码、微程序的设计,在FD-CES实验箱的控制台上运行用所设计的指令编写的程序,验证设计指令的正确性。四、课程设计内容(一)、硬件

5、资源1.运算器模块该模块(ALU)的构成有:累加器A(74198)、运算器ALU(74181*2)、累加器存器ACT(74377)、暂存器(74373)、输出缓冲器BUFFER(74245),以及进位产生线路、累加器判零线路等构成。222.寄存器堆模块寄存器堆模块由两片74670(U12、U13)组成,提供4个8位的通用寄存器。它们可以作为运算器中的通用寄存器R0-R3使用,也可以作为累加器A0-A3使用。3.指令部件模块该部件由指令寄存器、程序计数器和指令译码器三部分组成。各部分的作用如下:指令寄存器:用来存放计算机当前执行的指令码,其基本组成

6、是操作码和操作数址码。程序计数器:也叫作指令地址寄存器,用来存放下一条指令或者下一指令字节的址码,加一处于读数状态,当遇到转移指令且转移条件满足时接收转移地址。指令译码器:用来翻译操作码,以产生相应的控制信号。4.内存模块内存模块是由一片2048*8bit的静态RAM电路6116及其操作控制电路组。块最高位地址A1固定接地,内存模块(MEM)为用户提供有效的内存空间是1K节。停机时,可由控制台对其读写;运行时,可由实验计算机对其读写。5.总线缓冲模块本实验的实验仪有两组总线:宽8bit的内部数据总线IDB和外部数据总线ODB,宽11bit的内

7、部地址总线IAB和外部地址总线OAB,它们将实验设计的基本功能模块连接起来。总线缓冲模块(BUS)用于对总线信息进行控制传送和驱动。该模块由三态总线传输(两片74245、一片74125)组成。其中一片74245用于控制数据总线的双向传送,另一片74245和一片74125用于控制地址总线的单项传送。6.微程序控制模块该模块(MPG)主要由11位微地址计数器MPC(74163*3)、2K*24bit的CM(6116*3),以及24位微指令寄存器MIR(74277*3)组成。22停机时,控存可由控制台读或写;运行时,控存处于读状态。7.启停和时序模块启

8、停和时序模块(R-P)由运行触发器RUN(7474)、脉冲延迟电路(双单稳74123)等构成。用于产生RO、RF、φ、!φ、MICP等信

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。