计算机系统综合课程设计--模型计算机的设计（八）

《计算机系统综合课程设计--模型计算机的设计（八）》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机系统综合课程设计说明书大学计算机科学与技术学院课程设计说明书课程：计算机系统综合课程设计院（部）：计算机科学与技术专业：计算机科学与技术班级：计科学生姓名：学号：20151110指导教师：完成日期：2018.01.19计算机系统综合课程设计说明书目录1、课程设计目的和任务p51.1设计任务p51.2设计目的p52、模拟机实验平台分析p52.1运算器模块p52.2控制器p112.3数据通路p112.4模型计算机时序信号p152.5总电路框图p153、指令系统设计p174、模拟机硬连线控制器设计p184.1硬连线控制器的基本原理p1

2、84.2时序电路节拍设计p184.3控制台操作分析与设计p214.4指令设计p304.5硬连线控制器流程图p345、VHDL硬件描述语言设计p355.1设计思想p355.2VHDL描述的输入、输出p355.3完整程序p355.4引脚锁定p456、测试与分析p466.1测试程序p466.2测试步骤p466.3运行结果及分析p477、总结p48计算机系统综合课程设计说明书课程设计任务书设计题目模型计算机的设计（八）已知技术参数和设计要求1、使用TEC-8实验台2、主要模块：FPGA、运算器、寄存器、数据通路、双端口存储器、总线缓冲、微程序

3、控制、启停和时序模块。3、用硬连线控制器的方法设计控制台，要求能连续地读写寄存器，连续地读写存储器，执行指令；4、指令字长8位，高4位为操作码，固定操作码译码，低4位为寄存器寻址，完成以下指令的分析、设计，并编写测试程序；LDRd,[RS];ST[Rd],RS;INCRd;SUBRd,RsJNCADDR;JNZADDR;MOVRd,Rs；OUTRdSTP设计内容与步骤1、熟悉TEC-8实验台的FPGA、运算器、寄存器、数据通路、双端口存储器、总线缓冲等电路的功能，并结合时序分析指令各控制信号2、根据要求，设计指令系统，编写硬连线的方法

4、设计控制器的流程图；3、利用VHDL描述语言编写控制器程序；4、下载测试控制器电路，判定控制信号是否正确；5、编写测试程序，绘制表格，记录存储器初始程序及数据；6、用实验台调试，分别用单步运行和连续运行两种方式运行测试程序，记录运行数据，并分析结果；7、编写课程设计说明书。设计工作计划与进1、调试工具4学时2、设计语言VHDL6学时3、TEC-8实验台功能模块6学时4、控制器的硬件描述10学时5、测试程序的设计10学时6、课程设计说明书6学时计算机系统综合课程设计说明书度安排设计考核要求考勤20%课程设计说明书50%。成果演示30%注

5、：每个同学内容实现方式要有差异，不能雷同，否则记0分指导教师（签字）：教研室主任（签字）：计算机系统综合课程设计说明书1、课程设计目的和任务1.1设计任务（1）分析计算机硬件系统的各个组成部分及其作用，设计字长为8位固定操作码的指令系统。（2）利用VHDL硬件描述语言，进行硬连线控制器模型机的详细设计。（3）通过QuartusII编译下载到TEC-8实验台的在系统可编程器件CPLD中。（4）编写测试程序，在TEC-8实验台上调试运行。1.2设计目的（1）融会贯通计算机组成与体系结构课程各章教学内容，通过知识的综合运用，加深对CPU各模

6、块工作原理及相互联系的认识。（2）掌握硬连线控制器的设计方法。（3）学习运用当代的EDA设计工具，掌握用EDA设计大规模复杂逻辑电路的方法。（4）培养科学研究能力，取得设计和调试的实践经验。2、模拟机实验平台分析2.1运算器模块在TEC-8中，执行一条微指令(或者在硬连线控制器中完成1个机器周期)需要连续的3个节拍脉冲T1、T2和T3。它们的时序关系如图1所示：计算机系统综合课程设计说明书图1机器周期与T1、T2、T3时序关系图对于运算器操作来说，在T1期间，产生2个8位参与运算的数A和B，A是被加数，B是加数；产生控制运算类型的信号

7、M、S3、S2、S1、S0和CIN；产生控制写入Z标志寄存器的信号LDZ和控制写入C标志寄存器的信号LDC，产生将运算的数据结果送往数据总线DBUS的控制信号ABUS。这些控制信号保持到T3结束；在T2期间，根据控制信号，完成某种运算功能；在T3的上升沿，保存运算的数据结果到一个8位寄存器中，同时保存进位标志C和结果为0标志Z。计算机系统综合课程设计说明书图2运算器组成实验的电路图双端口寄存器组由1片EPM7064(U40)(图2中用虚线围起来的部分)组成，内部包含4个8位寄存器R0、R1、R2、R3，4选1选择器A，4选1选择器B和

8、1个2-4译码器。根据信号RD1、RD0的值，4选1选择器A从4个寄存器中选择1个寄存器送往ALU的A端口。根据信号RS1、RS0的值，4选1选择器B从4个寄存器中选择1个寄存器送往ALU的B端口。2-4译码器对信号RD