数字电子课程设计-数字频率计的设计

《数字电子课程设计-数字频率计的设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、目录一、设计任务及要求二、总体框图三、选择器件四、功能模块4.1函数发生器4.2放大整形电路4.3时基电路4.4逻辑控制电路4.5计数器电路4.6锁存器电路4.7译码显示电路五、总体设计电路图六、设计总结数字频率计的设计一、设计内容及要求:数字频率计是用来测量正弦信号，矩形信号,三角波信号等波形工作频率的仪器，测量结果用十进制数字显示。1、测频的频率范围为1Hz~10KHz。2、数字显示位数：4位数字显示。3、被测信号：方波、三角波、正弦波。4、测量时间：t≤1.5s二、总体框图数字频率计是用来测量正弦信号、矩

2、形信号等波形工作频率的仪器，其测量结果直接用十进制数字显示。所谓频率，就是周期性信号在单位时间（1S）内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为图（1）是数字频率计的组成框图，被测信号Vx通过放大整形电路变成计数器所要求的矩形脉冲信号Ⅰ，其频率与被测信号的频率相同。时基电路提供标准时间基准信号Ⅱ，其高电平持续的时间为1S，当1S的高电平信号到来时，闸门打开，被测信号通过闸门电路，计数器开始计数，直到1S高电平信号结束时，闸门关闭，计数器停止计数。若在闸门时间1S内计

3、数器计得得脉冲个数为N，则被测信号的频率=NHz。逻辑控制电路的作用有两个：一是产生锁存脉冲信号Ⅳ，使计数器计得的数稳定的显示在数码管上；二是产生清零脉冲信号Ⅴ，将计数清零，使计数器每次测量时从零开始计数，各信号之间的时序关系如图（2）所示。译码显示器锁存器计数器逻辑控制电路锁存信号Ⅳ清零信号ⅤⅢ时基电路时基信号Ⅱ放大整形电路被测信号被测信号Vx脉冲信号Ⅳ闸门电路图（1）IⅡⅣ锁存清零图（2）三、选择器件本电路设计大致用到的元器件如下器件型号：74LS04，74LS00，74LS160，74LS273，74LS

4、74，555，电阻，电容。　555定时器的功能主要由两个比较器决定。两个比较器的输出电压控制RS触发器和放电管的状态。在电源与地之间加上电压，当5脚悬空时，则电压比较器C1的同相输入端的电压为2VCC/3，C2的反相输入端的电压为VCC/3。若触发输入端TR的电压小于VCC/3，则比较器C2的输出为0，可使RS触发器置1，使输出端OUT=1。如果阈值输入端TH的电压大于2VCC/3，同时TR端的电压大于VCC/3，则C1的输出为0，C2的输出为1，可将RS触发器置0，使输出为0电平。　　它的各个引脚功能如下：　

5、　1脚：外接电源负端VSS或接地，一般情况下接地。　　8脚：外接电源VCC，双极型时基电路VCC的范围是4.5~16V，CMOS型时基电路VCC的范围为3~18V。一般用5V。　　3脚：输出端Vo　　2脚：低触发端　　6脚：TH高触发端　　4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。　　5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。　　7脚：

6、放电端。该端与放电管集电极相连，用做定时器时电容的放电。在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为的情况下，555时基电路的功能表如表6—1示。清零端高触发端TH低触发端Q放电管T功能0××0导通直接清零101x保持上一状态保持上一状态110x保持上一状态保持上一状态1010110导通截止置1清零74160十进制同步计数器（异步清除）160的清除端是异步的。当清除端/MR为低电平时，不管时钟端CP状态如何，即可完成清除功能。160的预置是同步的。当置入控制器/PE为低电平时，在CP上升沿作用

7、下，输出端Q0－Q3与数据输入端P0－P3一致。对于74160，当CP由低至高跳变或跳变前，如果计数控制端CEP、CET为高电平，则/PE应避免由低至高电平的跳变，而74LS160无此种限制。160的计数是同步的，靠CP同时加在四个触发器上而实现的。当CEP、CET均为高电平时，在CP上升沿作用下Q0－Q3同时变化，从而消除了异步计数器中出现的计数尖峰。对于74160，只有当CP为高电平时，CEP、CET才允许由高至低电平的跳变，而74LS160的CEP、CET跳变与CP无关。160有超前进位功能。当计数溢出时

8、，进位输出端（TC）输出一个高电平脉冲，其宽度为Q0的高电平部分。在不外加门电路的情况下，可级联成N位同步计数器。对于74LS160，在CP出现前，即使CEP、CET、/MR发生变化，电路的功能也不受影响。TC进位输出端CEP计数控制端CET计数器控制端Q0-Q3输出端CP时钟输入端（上升沿有效）MR异步清除输入端（低电平有效）PE同步并行置入控制端（低电平有效）74LS27374LS