综合电子课程设计-基于FPGA的数字频率计

综合电子课程设计-基于FPGA的数字频率计

ID:35588796

大小:335.00 KB

页数:16页

时间:2019-03-30

综合电子课程设计-基于FPGA的数字频率计_第1页
综合电子课程设计-基于FPGA的数字频率计_第2页
综合电子课程设计-基于FPGA的数字频率计_第3页
综合电子课程设计-基于FPGA的数字频率计_第4页
综合电子课程设计-基于FPGA的数字频率计_第5页
资源描述:

《综合电子课程设计-基于FPGA的数字频率计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于FPGA的数字频率计系统综合电子课程设计  --基于FPGA的数字频率计 班级:0410101班作者:同组:2013年11月3日16基于FPGA的数字频率计系统目录1.实验内容及要求32.实验原理32.1频率测量原理32.2周期测量原理33.试验方案介绍33.1系统整体逻辑框图33.2测试信号源模块33.3频率测试模块33.4频率测试模块33.4分频模块33.4.1系统50M时钟分频得到2HZ信号33.4.2系统50M时钟分频得到2MHZ信号33.5频率周期测试切换模块33.6系统显示模块34.FPGA的资源分配

2、介绍34.1FPGA的引脚资源分配34.2FPGA的系统资源占用情况35.课设收获及感想36.附录36.1Verilog语言程序源代码316基于FPGA的数字频率计系统基于FPGA的数字频率计系统1.实验内容及要求信号频率和周期测量信号:脉冲波;频率:1Hz~100KHz2.实验原理2.1频率测量原理测量频率的基本方法是在单位时间(如2s)内统计待测信号的周期数。本设计采用等精度测量法,使门控信号和被测信号同步,消除对被测信号计数产生的一个脉冲的误差,在测量过程中分别对被测信号和标准信号同时计数。测量的具体方法是:首

3、先给个闸门开启信号(预置闸门信号),此时计数器并不开始计数,而是等被测信号的上升沿到来时计数器才开始计数,然后预置闸门信号关闭信号(下降沿),计数器并不立即停止计数,而是等到被测信号上升沿来到时才停止计数,完成一次测量过程,过程如下图所示。图2.1频率测试原理设计时,采用门控信号为2S,因此,测得的标准信号Ns为1,故,被测信号Nx的值,即为实际的频率值,可以处理后直接显示。2.2周期测量原理  测量周期的基本方法是在待测信号一个周期内对高频脉冲信号(如2MHz)进行计数。以待测信号作为闸门信号的开启,在待测信号的一

4、个周期内高电平的期间对2MHZ标准信号进行计数,计出来的数为N,对应的信号周期即为N,单位为微秒。16基于FPGA的数字频率计系统3.试验方案介绍3.1系统整体逻辑框图图3.1系统整体逻辑框图基于FPGA的数字频率计系统主要分为四大模块:测试信号源模块、频率测试模块、周期测试模块、分频模块、频率周期测试切换模块、显示模块。3.2测试信号源模块图3.2测试信号源测试信号源模块的输入信号为DE2开发板上的50M时钟信号,通过计数分频方式获取,由开发板上的SW[0]、SW[1]、SW[2]SW[3]控制计数模块的数值,实现

5、不同频率信号的输入。分别是SW[0]控制输出1HZ的待测信号,SW[1]控制输出50HZ的待测信号,16基于FPGA的数字频率计系统SW[2]控制输出100HZ的待测信号,SW[3]控制输出100KHZ的待测信号。3.3频率测试模块图3.3频率测试模块注:Rest为复位信号,低电平有效,clk_1s为闸门启动信号,高电平有效。clk_x是计数信号。3.4频率测试模块图3.4周期测试模块注:Rest为复位信号,低电平有效,clk_x为闸门启动信号,高电平有效。clk_2M是计数信号。16基于FPGA的数字频率计系统3.

6、4分频模块3.4.1系统50M时钟分频得到2HZ信号通过将开发板上的50M信号分频,得到2hz的信号,用以产生闸门信号。  图3.4.1分频模块3.4.2系统50M时钟分频得到2MHZ信号通过将开发板上的50M信号先倍频到100M,再对100M进行50分频,得到2hz的信号,用以产生计数信号。图3.4.2分频模块16基于FPGA的数字频率计系统3.5频率周期测试切换模块图3.5频率周期测试切换模块当待测信号的频率小于1KHZ时,系统选择当前周期测试数据有效;当待测信号的频率大于1KHZ时,系统选择当前频率测试数据有效

7、,并在系统试验板上以信号灯的亮灭作为当前周期显示和频率显示的标志。16基于FPGA的数字频率计系统3.6系统显示模块图3.6系统显示模块16基于FPGA的数字频率计系统4.FPGA的资源分配介绍4.1FPGA的引脚资源分配图4.1FPGA的引脚资源分配图4.2FPGA的系统资源占用情况图4.2FPGA的系统资源占用图5.课设收获及感想16基于FPGA的数字频率计系统这次课设之后,我发现虽然我现在已经大四,也学到了很多专业知识,但实际动手操作的能力还是太差了,很多学过的东西不知道怎么应用,对于相关的软件,以及器件的了解

8、程度还是很不够,不能把书上学会的东西灵活的应用到实际中。在课设的过程中,我还是学到了很多东西,这也要多谢那些无私的帮助我,指导我熟悉课设内容,加深对系统设计工作流程的理解,以及热心帮助我熟悉quartusII的使用,帮我解答设计中的各种问题的同学。通过这样一个系统的设计学习,让我能把自己的知识应用到实际中去,提高了我动手的能力,我真真正正的感觉

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。