欢迎来到天天文库
浏览记录
ID:62071030
大小:152.50 KB
页数:5页
时间:2021-04-16
《数字电路与逻辑设计试题4.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、个人收集整理勿做商业用途《数字电路与逻辑设计》试题4参考答案一.填空题(10)1.任何有限的逻辑关系,不管多么复杂,其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现,但逻辑函数的一般表达式不是唯一的,而其标准表达式是唯一的.2.任意两个最小项之积为0,任意两个最大项之和为1。3.对于逻辑函数,为了化简,利用逻辑代数的基本定理,可表示为,但这可能引起0型险象,因为在B=1、C=1时,化简前逻辑函数的值恒为1,但化简后逻辑函数的值为。4.当我们在计算机键盘上按一个标为“9”的按键时,键盘向主机送出
2、一个ASCII码,这个ASCII码的值为39。5.在3.3V供电的数字系统里,所谓的高电平并不是一定是3。3V,而是有一个电压范围,我们把这个电压范围称为高电平容限;同样所谓的低电平并不是一定是0V,而也是有一个电压范围,我们把这个电压范围称为低电平容限。二.选择题(10)1.在下列程序存储器的种类中,可在线改写的有bd。a.PROM;b。E2PROM;c。EPROM;d.FLASH_M2.为了实现某种逻辑运算关系,其实现方法有多种多样,其中历史上曾经用到的有以下几种方式,但实现的空间密度最小、能耗最
3、低、能得到普及应用的实现方式是d。a.机械式;b.电磁式;c.分立元件式;d。集成电路3.在数字电路中,根据电路是否具有反馈记忆功能,将其分为组合逻辑电路和时序逻辑电路两种.下列各项中,为组合逻辑电路的是befgi,为时序逻辑电路的是acdh。a.触发器;b.译码器;c.移位寄存器;d。计数器;e。加法器;f。编码器;g.数值比较器;h.寄存器;i.多路选择器4.卡诺图上变量的取值顺序是采用b的形式,以便能够用几何上的相邻关系表示逻辑上的相邻。a.二进制码;b.循环码;c.ASCII码;d.十进制码5
4、.在可编程逻辑芯片中,有PROM、PAL、GAL、CPLD等多种结构方式,其中PROM是b,PAL是c,GAL是a,CPLD是a。a。与阵列可编程;b。或阵列可编程;c。与或阵列皆可编程三.简答题(50)1.分别画出JK和D触发器的电路符号图,并分别画出将JK触发器转换成D触发器以及将D触发器转换成JK触发器的电路连接图。个人收集整理勿做商业用途答:JK和D触发器的电路符号图如下图所示,JK触发器转换成D触发器以及将D触发器转换成JK触发器的电路连接图也如下图所示.2.三个人在做翻手掌游戏,当有一位出
5、掌信息(掌心、掌背)与其他两位不同时,该位出局.请按组合逻辑电路设计的步骤,写出表示所有出局可能的函数表达式,并画出其电路图.答:三人命名为A、B、C,掌心为1,掌背为0,F是输出函数,为1表示有人出局.则有如下真值表。ABCF00000011010101111001101111011110由真值表可得输出函数.3.请分别说明A/D与D/A转换器的作用,说明它们的主要技术指标,并进一步说明在什么情况下必须在A/D转换器前加采样·保持电路.答:A/D与D/A转换器是连接模拟电路和数字系统的接口电路,A/
6、D将模拟信号转换成数字信号,D/A将数字信号转换为模拟信号。它们的主要技术指标有转换分辨率(或位数)和转换时间(或建立时间)。对于快速变化的被转换信号,因为A/D转换需要一定的时间,如果在A/D转换期间,模拟信号量在变化,就需要加采样·保持电路。4.用ROM构成能实现函数的运算表电路(注:输入x为3位二进制数B2、B1、B0,输出y为5位二进制数Y5、Y4、Y3、Y2、Y1、Y0)。答:根据题意,实现这种运算的真值表如下:个人收集整理勿做商业用途B2B1B0Y5Y4Y3Y2Y1Y00000000000
7、01000001010000100011001001100010000101011001110100100111110001由上表可得函数如下:5.请分别写出图5.1和图5。2的表达式。答:图5.1的表达式为,图5.2的表达式为,一.分析设计题(30)1.请设计一个两位二进制比较电路(进行比较的两个两位二进制数分别为A1、A0和B1、B0)。解:由题意,其输出有F1、F2、F3三个函数,F1表示Ai>Bi、F1表示Ai=Bi、F1表示Ai8、0000100100100010011001010010001010100110001011100110001001001100101001010110011100100个人收集整理勿做商业用途110110011101001111010可得各自的表达式如下:由此可得各自的实现电路图如下:2.用J—K触发器设计一个七进制可逆计数器,要求当X=1时,进行加1计数;当X=0时,进行减1计数,并判定它们能否自启动。解:根据题意,三个JK触发器分别为Q2Q1Q0,
8、0000100100100010011001010010001010100110001011100110001001001100101001010110011100100个人收集整理勿做商业用途110110011101001111010可得各自的表达式如下:由此可得各自的实现电路图如下:2.用J—K触发器设计一个七进制可逆计数器,要求当X=1时,进行加1计数;当X=0时,进行减1计数,并判定它们能否自启动。解:根据题意,三个JK触发器分别为Q2Q1Q0,
此文档下载收益归作者所有