数字电路与逻辑设计试题3

《数字电路与逻辑设计试题3》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《数字电路与逻辑设计》试题3参考答案一.填空题(10)1．一个触发器有Q和Q两个互补的输出引脚，通常所说的触发器的输出端是指Q，所谓置位就是将输出端置成1电平，复位就是将输出端置成0电平。2．我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的与或表达式，也可表示为逻辑函数的或与表达式。3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为计数器，当对周期性的规则脉冲计数时，称为定时器。4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为33H。

2、5．在5V供电的数字系统里，所谓的高电平并不是一定是5V，而是有一个电压范围，我们把这个电压范围称为高电平噪声容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平噪声容限。二.选择题(10)1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有b结构，否则会产生数据冲突。a.集电极开路；b.三态门；c.灌电流；d.拉电流2．TTL集成电路采用的是b控制，其功率损耗比较大；而MOS集成电路采用的是a控制，其功率损耗比较小。a.电压；b.电流；c.灌电流；d.拉电流

3、3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。a.编码器；b.译码器；c.多路选择器；d.数值比较器；e.加法器；f.触发器；ｇ.计数器；h.寄存器4．卡诺图上变量的取值顺序是采用b的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。a.二进制码；b.循环码；c.ASCII码；d.十进制码5．根据最小项与最大项的性质，任意两个不同的最小项之积为0，任意两个不同的最大项之和为1

4、。a.不确定；b.0；c.1一.简答题(50)1．分别写出（或画出）JK、D、T和T’四个触发器的特征方程、真值表和状态转换图。2．请分别完成下面逻辑函数的化简。1).答：原式2).答：原式的对偶式为：=A3．请分别说明A/D与D/A转换器的作用，说明它们的主要技术指标，并进一步说明在什么情况下必须在A/D转换器前加采样·保持电路。答：A/D与D/A转换器分别能够将模拟量转换成数字量与数字量转换成模拟量，通过这样的转换电路，能够将模拟系统和数字系统联系起来，实现对模拟系统的检测、监视和控制。A/D与D/A转换器的主要技术指标分别为转

5、换进度和转换时间。因为A/D转换需要一定的时间，当在这段时间里，被转换的信号发生改变，将使转换结果不准确，必须将要转换时刻的模拟量保持下来，确保转换期间该值的稳定。4．分析下图所示电路的逻辑功能（写出表达式，列真值表描述功能）。答：列出其中间函数。，，，，，得（2）列出真值表ABCY1Y20000000110010100110110010101011100111111(3)逻辑功能①输出为Y1的电路的逻辑功能是电路实现了输入奇数个有效时输出是为1即全加器的Si。②输出为Y2的电路的逻辑功能是电路实现了输入的两个或两个以上有效时输出为

6、了，即全加器的Ci。5．请分析并回答下图的时序逻辑电路的功能。答：1）根据图可写出电路的驱动方程：2）将驱动方程代入JK触发器的特征方程Qn+1=JQn+KQn中，得状态方程为：Q1n+1=Q2Q3Q1Q2n+1=Q1Q2+Q1Q3Q2Q3n+1=Q1Q2Q3+Q2Q33）写出输出方程为：Y=Q2Q34）每经过七个时钟触发脉冲以后输出端Y从高电平跳变为低电平，且电路的状态循环一次。所以此电路具有对时钟信号进行计数的功能，且计数容量等于七，称为七进制计数器。一.分析设计题(30)1．请用与非门组成全加器，画出逻辑图。解：（1）列出真值

7、表。根据题意，要实现全加器功能，所以其输入变量应含有两个相加位Ai，Bi和低位来的进位Ci-1。其输出应含有位的相加结果Si与本次相加是否向高位的进位Ci。由此，画出输入输出关系如下图（2）写出逻辑表达式。（3）将逻辑函数化为与非门的形式。（4）根据上式,画出逻辑电路图2．设计一个可控计数器，由JK触发器构成，如果输入控制线X=1，则状态按000、011、110、000变化，如果控制线X=0，状态按000、101、100、110、000变化。