数字电路与逻辑设计第3章

数字电路与逻辑设计第3章

ID:38323296

大小:1.23 MB

页数:49页

时间:2019-06-10

数字电路与逻辑设计第3章_第1页
数字电路与逻辑设计第3章_第2页
数字电路与逻辑设计第3章_第3页
数字电路与逻辑设计第3章_第4页
数字电路与逻辑设计第3章_第5页
资源描述:

《数字电路与逻辑设计第3章》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、与非门的逻辑功能:输入有“0”,输出为“1”输入全为“1”,输出才为“0”F1=AB或非门的逻辑功能:输入有“1”,输出为“0”输入全为“0”,输出才为“1”F2=A+B异或门的逻辑功能:输入相同,输出为“0”输入不同,输出为“1”ABF=1F=AB知识回顾F1=ABF2=A+BABF=1F=AB内部电路是什么样的,如何实现相应的逻辑功能?内部电路不同,逻辑功能相同,如何正确使用?知识回顾第三章逻辑门电路3.1半导体器件的开关特性3.3TTL逻辑门电路3.4MOS逻辑门电路3.2基本逻辑门电路PN结的构成半导体材料经不同掺杂过程,可使其内部的电子和空穴的浓度各不相同。

2、浓度大的称为多数载流子,浓度小的称为少数载流子。多子为电子的是N型材料;多子为空穴的是P型材料。晶体二极管和三极管由P型和N型半导体材料复合而成,P型和N型半导体材料贴在一起,其接合部称为结。二极管有一个结,三极管有两个结。3.1半导体器件的开关特性1、二极管的开关特性3.1半导体器件的开关特性ui=0V时,二极管截止,如同开关断开,uo=0V。ui=5V时,二极管导通,如同0.7V的电压源,uo=4.3V。Ui<0.5V时,二极管截止,iD=-Is。Ui>0.5V时,二极管导通。iD=Is(eqv/kT-1)二极管的瞬态开关特性反向恢复时间是影响二极管开关特性的主要因素

3、2、三极管的开关特性3.1半导体器件的开关特性三极管的符号及结构图如图所示:三个极——基极(b)、发射极(e)、集电极(c)。两个PN结——发射结、集电结。UBE=VI-RBIBVO=UCE=VCC-RCIC+-RbRc+VCCbce+-截止状态饱和状态iB≥IBSui=<0.5Vuo=+VCCui=UIHuo=0.3V+-RbRc+VCCbce+-++--0.7V0.3V饱和区截止区放大区②ui=0.3V时,因为uBE<0.5V,iB=0,三极管工作在截止状态,ic=0。因为ic=0,所以输出电压:①ui=1V时,三极管导通,基极电流:因为0

4、放大状态。iC=βiB=50×0.03=1.5mA,输出电压:三极管临界饱和时的基极电流:uo=uCE=UCC-iCRc=5-1.5×1=3.5Vuo=VCC=5V③ui=3V时,三极管导通,基极电流:而因为iB>IBS,三极管工作在饱和状态。输出电压:uo=UCES=0.3V三极管瞬态开关特性延迟时间上升时间存储时间下降时间对上升沿:三极管从截止到导通,称为开通时间TON它包括:TON=Td+Tr延迟时间TD,主要对应位垒电容的充电过程。上升时间TR,主要对应扩散电容的充电过程。对下降沿:三极管从导通到截止,称为关断时间TOFF它包括:TOFF=TS+Tf存储时间TS,

5、主要对应扩散电容的放电过程。下降时间Tf,主要对应位垒电容的放电过程。一、二极管与门和或门电路1.与门电路3.2基本逻辑门电路输入输出VA(V)VB(V)VL(V)0V0V5V5V0V5V0V5V0V0V0V5V0101BLA0011输入0001输出与逻辑真值表2.或门电路输入输出VA(V)VB(V)VL(V)0V0V5V5V0V5V0V5V0V5V5V5V0101BLA0011输入0111输出或逻辑真值表二、三极管非门电路输入输出VA(V)VL(V)0V5V5V0VLA01输入10输出非逻辑真值表二极管与门和或门电路的缺点:(1)在多个门串接使用时,会出现低电平偏离标准

6、数值的情况。(2)负载能力差。解决办法:将二极管与门(或门)电路和三极管非门电路组合起来。三、DTL与非门电路工作原理:(1)当A、B、C全接为高电平5V时,二极管D1~D3都截止,而D4、D5和T导通,且T为饱和导通,VL=0.3V,即输出低电平。(2)A、B、C中只要有一个为低电平0.3V时,则VP≈1V,从而使D4、D5和T都截止,VL=VCC=5V,即输出高电平。所以该电路满足与非逻辑关系,即:3.3TTL集成逻辑门电路一、TTL与非门的基本结构及工作原理1.TTL与非门的基本结构TTL与非门的基本结构一.TTL与非门的工作原理(1)输入全为高电平3.6V时。T2

7、、T3饱和导通,实现了与非门的逻辑功能之一:输入全为高电平时,输出为低电平。由于T2饱和导通,VC2=1V。T4和二极管D都截止。由于T3饱和导通,输出电压为:VO=VCES3≈0.3V该发射结导通,VB1=1V。T2、T3都截止。(2)输入有低电平0.3V时。实现了与非门的逻辑功能的另一方面:输入有低电平时,输出为高电平。忽略流过RC2的电流,VB4≈VCC=5V。由于T4和D导通,所以:VO≈VCC-VBE4-VD=5-0.7-0.7=3.6(V)综合上述两种情况,该电路满足与非的逻辑功能,即:二、TTL与非门的开关速度1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。