数字系统设计期中考试试卷答案OK.doc

数字系统设计期中考试试卷答案OK.doc

ID:62053750

大小:2.74 MB

页数:8页

时间:2021-04-16

数字系统设计期中考试试卷答案OK.doc_第1页
数字系统设计期中考试试卷答案OK.doc_第2页
数字系统设计期中考试试卷答案OK.doc_第3页
数字系统设计期中考试试卷答案OK.doc_第4页
数字系统设计期中考试试卷答案OK.doc_第5页
资源描述:

《数字系统设计期中考试试卷答案OK.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、个人收集整理勿做商业用途《数字系统设计》期中考试试卷A(闭卷)班级学号姓名成绩一.单项选择题(每题2分,共20分)1.表示任意两位无符号十进制数需要(B)二进制数。A.6B.7C.8D.92.补码1.1000的真值是(D)。A.+1。0111B.-1。0111C。-0.1001D.-0。10003.根据反演规则,F=(A’+C)(C+DE)+E'的反函数为(A).A。F¢=(AC¢+C¢(D¢+E¢))EB。F’=AC+C(D+E)EC。F'=(AC'+C’D’+E’)ED。F’=A’C+C(D+E)E’4.要使JK触发器在时钟作用下的新态与初态相反,JK端取值应为(D

2、).A.JK=00B.JK=01C。JK=10D.JK=115.设计一个四位二进制码的奇偶位发生器(假定采用偶检验码),需要(B)个2输入的异或门。A.2B.3C。4D。56.在下列三个逻辑函数表达式中,(A)是最小项表达式。A。Y(A,B)=AB’+A'BB。Y(A,B,C)=AB'+A'B+A’BC+AB’CC。Y(A,B,C)=A'BC+AB’C+BC’D。Y(A,B,C,D)=A’B'C’+AC'B+ABC+A'B’C7.采用OC门主要解决了(B)。A。TTL与非门不能相与的问题B.TTL与非门不能线与的问题C。TTL与非门不能相或的问题D.TTL与非门抗干扰的

3、问题8.逻辑函数F=AB¢+CD¢,其对偶函数F*为(C)。A.(A’+B’)(C’+D’)B。(A’+B)(C'+D)C.(A+B’)(C+D’)D.(A+B)(C+D)9.逻辑函数Y=(AB+B)CD+(A+B)(B+C)的最简与或形式为(B)。A.AB+CB.AC+BC。A+BCD。AB+BC+AC10.卡诺图上变量的取值顺序是采用(B)的形式,以便能够用几何上的相邻关系表示逻辑上的相邻。A。二进制码B.循环码C.ASCII码D.十进制码二.判断题(判断各题正误,正确的在括号内记“∨",错误的在括号内记“×",并在划线处改正。每题2分,共10分)1.原码和补码均可

4、实现将减法运算转化为加法运算。(×)改正:补码可实现将减法运算转化为加法运算,原码不行。2.并行加法器采用超前进位(并行进位)的目的是简化电路结构。(×)改正:并行加法器采用超前进位(并行进位)的目的是为了提高运算速度。3.优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效。(×)改正:优先编码器允许多个输入信号同时有效,按优先级顺序,对最高优先级的输入进行编码。4.数据选择器和数据分配器的功能正好相反,互为逆过程。(√)5.在时钟脉冲的一个变化周期中,主从结构的RS触发器的主触发器的状态只能改变一次.(×)个人收集整理勿做商业用途改正:在时钟脉冲的一个变化周

5、期中,主从结构的RS触发器的从触发器的状态只改变一次,而主触发器的状态可能会改变多次。一.填空题:(每空1分,共20分)1.半导体数码显示器的内部接法有两种形式:共阴极接法和共阳极接法。2.消除竟争冒险的方法有修改逻辑设计、接入滤波电容、引入选通脉冲等。3.在一个CP脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的空翻,触发方式为主从式或边沿式的触发器不会出现这种现象。4.一个基本RS触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是____RS=0____.5.无符号二进制数A=(1011010)2,B=(101111)2,求:A+B=(1000

6、1001)2;A—B=(101011)26.n变量的逻辑函数有2n个最小项,任意两个最小项的乘积为0。7.CMOS反相器是由NMOS管和PMOS管组成的互补电路。8.TTL或非门多余输入端应接低电平。三态门的输出除了有高、低电平外,还有一种输出状态叫高阻态9.JK触发器的特性方程是Q*=JQ¢+K¢Q。10.在数字电路中,三极管主要工作在导通和截止两种稳定状态。二.函数化简题(8分)1)F=((A’+B’+C’)(D’+E'))'(A’+B’+C’+DE)(4分)解:F=((A’+B'+C’)’+(D’+E’)’)(A’+B’+C’+DE)=((A'+B'+C’)'+D

7、E)((A'+B’+C’)+DE)=(A’+B'+C’)'(A'+B’+C’)+DE(A’+B'+C’)+DE(A’+B’+C’)’+DE=0+DE+DE=DE2)F=(A+B+C’)(A+C)(A+B’)(A+B+D+EH)(4分)解:F的对偶式:F*=ABC’+AC+AB’+ABD(E+H)=A(BC’+C+B’+BD(E+H))=A(C+B+B'+BD(E+H))=A所以:F=(F*)*=A*=A三.分析下图所示电路,写出Z1、Z2的逻辑表达式,列出真值表,说明电路的逻辑功能。(10分)个人收集整理勿做商业用途解:(1)列表达式(4

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。