数字系统设计期中考试试卷答案OK

《数字系统设计期中考试试卷答案OK》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、《数字系统设计》期中考试试卷A(闭卷)班级成绩学号姓名单项选择题(每题2分，共20分)表示任意两位无符号十进制数需要(B)二进制数。A.6B.7C.8D.9补码1.1000的真值是(D)。A.+1.0111B.-1.0111C.-0.1001D.-0.1000根据反演规则，F=(A'+C)(C+DE)+E'的反函数为(A)。A.F=(AC,+C,(D/+E,))EB.F=AC+C(D+E)EC.F,=(AC,+C,D+E,)ED.F,=A,C+C(D+E)E,要使JK触发器在时钟作川下的新态与初态相反，JK端取值应为(D)。A.JK=00B.J

2、K=01C.JK=10D.JK=11设计一个四位二进制码的奇偶位发牛.器(假定采用偶检验码)，需要(B)个2输入的异或门。A.2B.3C.4在下列三个逻辑函数表达式中，(AA.Y(A,B)=AB+A,BC.Y(A,B,C)=A,BC+AB,C+BC,采用OC门主要解决了(B)。A.TTL与非门不能相与的问题C.TTL与非门不能相或的问题逻辑函数F二AB4CD，，其对偶函数F为(D.5)是最小项表达式。B.Y(A,B,C)=AB'+A'B+A'BC+AB'CD.丫(A,B,C,D)=A'BC+AC'B+ABC+A'B'CB.TTL与非门不能线与的

3、问题D.TTL与非门抗T扰的问题C)。A.(A'+B')(C'+D‘)B.(A+B)(C+D)C.(A+BJ(C+DJD.(A+B)(C+D)逻辑函数Y=(AB+B)CD+(A+B)(B+C)的最简与或形式为(B)。卡诺图上变量的取值顺序是采用(逻辑上的相邻。A.二进制码B.循环码A.AB+CB.AC+BC.A+BCD.AB+BC+ACB)的形式，以便能够用几何上的相邻关系表示C.ASCII码D.十进制码判断题(判断各题正误，正确的在括号内记“V”,错误的在括号内记并在划线处改正。每题2分，共10分)原码和补码均可实现将减法运算转化为加法运算。

4、(X)改正：补码可实现将减法运算转化为加法运算，原码不行。并行加法器采用超前进位(并行进位)的冃的是简化电路结构。(X)改正：并行加法器采用超前进位(并行进位)的冃的是为了提高运算速度。优先编码器的编码信号是相乂排斥的，不允许多个编码信号同时有效。(X)改正：优先编码器允许多个输入信号同时有效，按优先级顺序，对最高优先级的输入进行编码。数据选择器和数据分配器的功能正好相反，互为逆过程。(V)在时钟脉冲的一个变化周期屮，主从结构的RS触发器的上触发器的状态只能改变一次°(X)改正：在时钟脉冲的一个变化周期中，主从结构的RS触发器的从触发器的状态只

5、改变一次,而主触发器的状态可能会改变多次。三.填空题：(每空1分，共20分)1.半导体数码显示器的内部接法有两种形式：共阴极接法和共阳极_接法。2.消除说争冒险的方法有修改逻辑设计、接入滤波电容、引入选通脉冲等。3.在一个CP脉冲作用下，引起触发器两次或多次翻转的现彖称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。4.一个基木RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是RS=0o5.无符号二进制数A=(1011010)2,B=(101111)2,求：A+B-(10001001b；A-B=(10101

6、1b6.n变量的逻辑函数有卯个最小项,任意两个最小项的乘积为_。7.CMOS反相器是IIINMOS管和PMOS管组成的互补电路。&TTL或非门多余输入端应接低电平°三态门的输出除了有高、低电平外，还有一种输出状态叫高阻态9.JK触发器的特性方程是Q】JCT+KQ。10.在数字电路屮，三极管主要工作在导通和截止两种稳定状态。四.函数化简题(8分)1)F=((A+B+C*)(D+E*))*(A+B+C+DE)(4分)解：F=((A+B+Cy+(D+ET)(A+B+C+DE)=((A+B+Cy+DE)((A'+B'+C')+DE)=(A+B+Cy(A

7、+B+C5)+DE(A,+B,+C,)+DE(A+B+C5)*+DE=0+DE+DE=DE2)F=(A+B+C')(A+C)(A+B')(A+B+D+EH)(4分)解：F的对偶式：F=ABC，+AC+AB，+ABD(E+H)=A(BC'+C+B'+BD(E+H))=A(C+B+B'+BD(E+H))=A所以：F=(F*)*=A*=A五.分析下图所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。(10分)Z1Z2：解：（1）列表达式（4分）Z=m}+m2++m1Z2=+m2+m3+m1(2)列真值表(4分)ABCiZ1Z20

8、00U000111010110110110010101001100011111（3）逻辑功能为：全减器（2分）三.设下列各触发器初始状态为0,试画出在