第5章 时序逻辑电路习题解答

《第5章 时序逻辑电路习题解答》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、5-1分析图5.77所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。图5.77题5-1图解：从给定的电路图写出驱动方程为：将驱动方程代入D触发器的特征方程，得到状态方程为：由电路图可知，输出方程为根据状态方程和输出方程，画出的状态转换图如图题解5-1(a）所示，时序图如图题解5-1(b）所示。题解5-1(a）状态转换图题解5-1(b）时序图综上分析可知，该电路是一个四进制计数器。5-2分析图5.78所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方

2、程，画出电路的状态转换图。A为输入变量。图5.78题5-2图解：首先从电路图写出驱动方程为：将上式代入触发器的特征方程后得到状态方程电路的输出方程为：根据状态方程和输出方程，画出的状态转换图如图题解5-2所示题解5-2状态转换图综上分析可知该电路的逻辑功能为：当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位；当输入为1时，无论电路初态为何，在若干CLK的作用下，电路最终回到状态“10”。5-3已知同步时序电路如图5.79(a)所示，其输入波形如图5.79(b)所示。试写出电路的驱动方程

3、、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。(a)电路图(b)输入波形图5.79题5-3图解：电路的驱动方程、状态方程和输出方程分别为：根据状态方程和输出方程，可分别做出和Y的卡诺图，如表5-1所示。由此做出的状态转换图如图题解5-3（a)所示，画出的时序图如图题解5-3（b）所示。表5.1状态转换表00011110000/000/000/100/1101/011/011/011/05-3（a)状态转换图题解5-3(b）时序图综上分析可知：当输入X为序列110时，输出Y=

4、1，因此，该电路是110序列检测器。5-4试画出用4片74LS194A组成16位双向移位寄存器的逻辑图。74LS194A的功能表见表5.9。解：见图题解5-4。5-5在图5.80所示的电路中，若两个移位寄存器中的原始数据分别为A3A2A1A0=1100，B3B2B1B0=0001，CI的初值为0，试问经过4个CLK信号作用以后两个寄存器中的数据如何？这个电路完成什么功能？图5.80题5-5图解：经过4个CLK信号后，两个寄存器里的数据分别为：，这是一个4位串行加法器电路。5-6分析图5.81的计数器

5、电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74161的功能表如表5.13所示。图5.81题5-6图解：图5.81所示的电路，是用异步置零法构成的十进制计数器，当计数进入状态，与非门译码器输出低电平置零信号，立刻将74161置成状态，由于是一个过渡状态，不存在稳定状态的循环中，所以电路按这十个状态顺序循环，从而构成十进制计数器。5-7分析图5.82的计数器电路，在M=0和M=1时各为几进制？计数器74160的功能表与表5.13相同。图5.82题5-7图解：图5.82所示的电路

6、，是用同步置数法将74160接成的可变模计数器。在M=1时，当电路进入状态以后，，下一个CLK到达时，将置入电路中，使，然后再从0100继续做加法计数。因此，电路按这六个状态顺序循环，从而构成六进制计数器。同理。在M=0，电路将按这八个状态顺序循环，故形成八进制计数器。5-8图5.83电路时可变模计数器。试分析当控制变量A为0和1时电路各为几进制计数器。74161的功能表见表5.13。图5.83题5-8图解：这是用同步置数法接成的可控进制计数器。在A=1时，计数器计为后，给出信号，下一个CLK到来时

7、计数器被置成，故是一个十二进制计数器。在A=0时，计数器计为后，给出信号，下一个CLK到来时，计数器被置成，故构成十进制计数器。5-9十六进制计数器74161的功能表如表5.13所示，试以74161设计一个可控进制计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数器输入端和进位输出端。解：此题可有多种接法。图题解5-9是利用同步置数法接成的可控计数器，因为每次置数时置入的是，所以M=1时，应从状态译出信号；而在M=0时，应从状态译出信号。题解5-9图5-10试分析图5.8

8、4计数器电路的分频比(即与的频率之比)。74161的功能表见表5.13。图5.84题5-10图解：第（1）片74161是采用置数法接成的七进制计数器。每当计数器状态进入（十五）时译出信号，置入（九），所以是15-9+1=7进制计数器。第（2）片74161是采用置数法接成的九进制计数器，当计数器状态进入（十五）时译出信号，置入（七），所以是15-7+1=9进制计数器。两片74161之间采用了串行进位连接方式，构成了79=63进制计数器，故Y与CLK的频率之比为1：63。