数字逻辑设计第章 时序逻辑电路习题与解答

数字逻辑设计第章 时序逻辑电路习题与解答

ID:16510015

大小:21.01 KB

页数:11页

时间:2018-08-10

数字逻辑设计第章 时序逻辑电路习题与解答_第1页
数字逻辑设计第章 时序逻辑电路习题与解答_第2页
数字逻辑设计第章 时序逻辑电路习题与解答_第3页
数字逻辑设计第章 时序逻辑电路习题与解答_第4页
数字逻辑设计第章 时序逻辑电路习题与解答_第5页
资源描述:

《数字逻辑设计第章 时序逻辑电路习题与解答》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数字逻辑设计第6章时序逻辑电路习题与解答第6章习题6-1说明时序电路和组合电路在逻辑功能和电路结构上有何不同?题6-1答:逻辑功能上,时序电路任一时刻的输出不仅取决于当时的输入,而且与电路的原状态有关。结构上的特点有两点:(1)时序电路中包含存储元件,通常由触发器构成。(2)时序电路的存储元件的输出和电路输入之间存在着反馈连接。6-2为什么组合电路用逻辑函数就可以表示其逻辑功能,而时序电路则用驱动方程、状态方程、输出方程才能表示其功能?题6-2答:因为组合电路的输出只与当前的输入有关,因此用逻辑函数就可以表示其逻辑功能;而时序电路任何时刻的输出不仅取决于当前的输入,同时也

2、取决于过去的输入序列,因此需要用驱动方程、状态方程、输出方程才能表示其功能。6-3试分析图6-69所示时序逻辑电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。图6-69题6-3解:根据图6-69可写出如下驱动方程:D0=Q0’D1=Q1⊕Q0’输出方程:F=Q1Q0将驱动方程代入D触发器特性方程Q*=D,即可得状态方程Q0*=Q0’Q1*=Q1⊕Q0’根据状态转换表可绘制状态转换图如下:由状态转换图可见,该电路为同步四进制加法计数器。6-4试分析图6-70所示电路的功能。要求写出时钟方程、驱动方程、状态方程、画出状态转换图。图6-70题6-4

3、解:由图可见,CLK0=CLK1=CLK,CLK2=Q1,均为下降沿触发。根据图6-70可写出如下驱动方程:J0=(Q1Q2)’K0=1J1=Q0K1=(Q0’Q2’)’J2=1K2=1将驱动方程代入JK触发器特性方程Q*=JQ’+K’Q,即可得状态方程Q0*=(Q1Q2)’Q0’Q1*=Q0Q1’+Q0’Q2’Q1Q2*=Q2’根据状态方程可列出状态转换表如下表所示。由状态转换图和时钟方程可见,该电路为异步七进制加法计数器,可自起动。6-5试对应图6-71(b)所示CLK波形,画出Q0Q1Q2的波形,并说明图6-71(a)所示电路的功能。图6-71题6-5解:由图6-7

4、1可写出各三个D触发器的驱动方程:D0=Q0’D1=Q1’D2=Q2’将方程代入D触发器的状态方程Q*=D,得状态方程:Q0*=Q0’,CLK下降沿触发Q1*=Q1’,Q0上升沿触发Q2*=Q2’,Q1上升沿触发根据状态方程可以画出Q0、Q1、Q2的波形图如下图所示,由图可见,该电路为3位异步二进制减法器。6-6已知时序电路如图6-72所示。试分析该电路在C=1和C=0时电路的逻辑功能。图6-72题6-6解:由图6-72可知其为同步时序电路,驱动方程如下:J0=K0=1J1=K1=((CQ0+C’Q0’)’)’=CQ0+C’Q0’J2=K2=((CQ0Q1+C’Q0’Q1

5、’)’)’=CQ0Q1+C’Q0’Q1’当C=1时,代入驱动方程有:J0=K0=1J1=K1=Q0J2=K2=Q0Q1将驱动方程代入JK触发器特征方程Q*=JQ’+K’Q,可得状态方程如下:Q0*=Q0’Q1*=Q0Q1’+Q0’Q1Q2*=Q0Q1Q2’+(Q0Q1)’Q2当C=0时,代入驱动方程有:J0=K0=1J1=K1=Q0’J2=K2=Q0’Q1’将驱动方程代入JK触发器特征方程Q*=JQ’+K’Q,可得状态方程如下:Q0*=Q0’Q1*=Q0’Q1’+Q0Q1Q2*=Q0’Q1’Q2’+(Q0’Q1’)’Q2C=1时为3位二进制加法计数器,C=0时为3位二进制

6、减法计数器6-7试用JK触发器和必要的逻辑门设计一个同步六进制加法计数器。题6-7解:根据题意,可绘制六进制加法计数器的状态先如下:由状态转换图可画出Q2Q1Q0和输出F的状态卡诺图如下:Q0Q201010100111X100X21Q001111000Q20100111XX由卡诺图化简即写出状态方程如下:Q0*=Q0’Q1*=Q2’Q0Q1+Q0’Q1Q2*=Q1Q0Q2’+Q0’Q2输出方程:F=Q0Q2将状态方程与JK触发器特性方程Q*=JQ’+K’Q对比可得J0=K0=1J1=Q2’Q0K1=Q0’J2=Q1Q0K2=Q0根据驱动方程与输出方程可绘制逻辑图如下:6-

7、8用D触发器和必要的门电路设计一个同步十二进制加法计数器,并检查设计的电路能否自启动。题6-8解:十二进制计数的状态数是M=12,根据公式2n-1<M<=2n,得n=4,所以用4个D触发器,设十二个状态编码分配从0000~1011,可画出状态转换图如下:根据状态转换图可绘制出Q3*、Q2*、Q1*、Q0*的输出F的卡诺图如下:1Q0Q32000111XXXX10Q1*1Q0Q320011011111XXXX10Q3*Q2*Q1*Q0*Q3*1Q0Q320001111XQ0*1Q0Q320011011111XXXX1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。