数字电路与逻辑设计教学资料-第5章时序逻辑电路

《数字电路与逻辑设计教学资料-第5章时序逻辑电路》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、第五章：习题1・己知双门锁存器如图5・53所示，试写出该锁存器的特性方程。图5-53题1图解：先写出电路特性表。ABQnQn+]ABQn旷00011001001110110100110101111111卡诺图«.H.01厂I10J1,訂°n+l=Qn+A+&2・图5-54(a)所示的为由D锁存器和门电路组成的系统，锁存器和门电路的开关参数如下：锁存器传输延时tpd=12ns,建立时间tSu=20ns；保持时间tH=0nSo与门的传输延迟时间tpdAND=16ns,或门的传输延迟时间tpdoR=18ns,异或门的传输延

2、迟时间tpdxoR=22nSo(1)求系统的数据输入建立时间tsusys；(2)系统的时钟及数据输入1的波形如图5・54(b)所示。假设数据输入2和数据输入3均恒定为0,请画出Q的波形，并标明Q对于时钟及数据输入1的延迟。(a)A3ffMtt人时钟P入feWMAI~

3、50mMMM(b)图5-54解：(1)系统的数据输入建立时间tsusys二或门的传输延迟+异或门的传输延迟+锁存器的建立时间■与门的传输延迟=tpdOR+tpdxoR+tsu・tpdAND=18ns+22ns+20ns・16ns=44ns。(2)时神3.由JK触发器和D触发器构成的电路如

4、图5-55(a)所示，各输入端波形如图5-55(b),当各个触发器的初态为0时，试画出©和0端的波形，并说明此电路的功能。J-LTLTTJ-U-U-IJ-Lq图5-55题3图解:-JUJTJT-TLrLlrLJ-L;;:••1i•1•••・・1••L•:•:•i1••・・n:••L根据电路波形，它是一个单发脉冲发生器，A可以为随机信号，每一个A信号的下降沿后；0端输岀一个脉宽周期的脉冲。4.分析图5・56示电路，要求：(1)写出JK触发器的状态方程；(2)用X、Y.作变量，写出P和。血的函数表达式;(3)列出真值表，说明电路完成何种逻辑功能。图5-5

5、6题4图解：(1)e，：+1=JQn+~KQn=XYQn+(X+Y)Qn=XY+XQn+YQ"(2)XYQnQ“+]pXYQnG,,+1P0000010001001011011001001110100111011111(3)串行加法器5•试分析如图5・57同步时序逻辑电路，并写出分析过程。图5-57题5图解:(1)写岀驱动方程Jo=Qi丿i=Qo"J2=Q()nQKo=Q2n心=Qonk2=q2h(2)写出状态方程Q严二财朗+财朗，(T'Q)Pr+Q)"Q"，(3)列出状态转换真值表Qi0”Qo”e2n+，Qi，1+l2o，，+，QiQ：Qo"Q

6、2n+lQin+1Qon+l000001100000001010101011010011110010011

7、100I111

8、001(1)画出状态转换图（5）自启动校验，能够自启动（6）结论：具有自启动能力的同步五进制加法计数器。6.同步时序电路如图5・58所示。（1）试分析图中虚线框电路，画出Q。、0、02波形，并说明虚线框内电路的逻辑功能。（2）若把电路中的Y输出和置零端薦连接在一起，试说明当XoXi%2为110时,整个电路的逻辑功能。Ir图5-58题6图解：（1）写出每级触发器的状态方程e/+1=e2z,eI/,2oM，©⑷二卽朗+卽朗，朗・禹朗

9、分析后，其状态转换图为:所以波形图为:

10、LJ~~I2电路是一个同步五进制可以自启动的加法计数器(2)y=(x)㊉Qo)+(X2㊉qJ+Og㊉q)，当XiX2x3=no时，丫=玄+玄+。2,当@0©出现011状态时，瓦=Y=0使计数器的状态清0,故此种情况下，整个电路功能为一个三进制加法计数器。6.由四位二进制计数器74LS161和4位比较器74LS85构成的时序电路如图5・59所示。试求：(1)该电路的状态转换图；(2)工作波形图；(3)简述屯路的逻辑功能；(4)对电路做适当修改，实现N(NV16)进制计数。图5-59题7图解：(1)w-TLrLrL

11、rLTLrLrLrLrLrLrL•a••(1)11进制加法计数器(2)将N从74LS85的B3B2B^输入即可。