资源描述：
《数字逻辑与数字系统课程设计报告.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。
1、课程设计报告课程：数字逻辑与数字系统课题：多功能数字电子钟姓名：学号：学院：班级：指导老师：设计日期：一、设计要求1.具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。2.精度要求为1s。二、系统功能简介1.计时：正常工作状态下每天按24小时制计时并显示，蜂鸣器无声，逢整点报时。2.整点报时：蜂鸣器在59分钟的51、53、55、57秒时发出频率为512hz的低音，在59秒时发出1024hz的高音，结束时为整点。3.显示：要求采用扫描显示方式驱动8个LED数码管显示小时、分、秒、横线。4.闹钟：闹钟定时时间到，蜂鸣器发出周期1秒的“滴、滴”声，持续时间30秒钟。5
2、.调时和校时：按动开关mode使计时与闹钟时间显示切换。按下按动set键进入“小时”定时状态，同时显示小时的两位闪烁，此时如果按下k键，小时进位；然后继续按set键“分钟”的两位闪烁，按下k键，分进位；再按下set键“秒“的两位闪烁，按下k键，秒清零。闹钟调时方法类似。一、系统简介1.开发系统：windowsxp/982.开发软件：MAX+PIUSII3.开发芯片：EP1K10TC100—3二、主要模块简介此系统由控制器(crt)、计时调时模块(time)、闹钟模块(baoshi)、定时模块(dingshi)、动显模块(dongxian1)和分频模块(fenpin)组成。数
3、字钟系统总体结构框图：扫描显示电路显示控制电路闹钟控制电路计时校时控制电路控制器报时控制电路1.控制模块：此模块主要为控制系统整体变换的模块，有f4hz,k,set,reset,mode五个控制时钟输入，f4hz驱动控制模块，mode键是让闹钟显示和计时显示两种状态互相切换的。当set有效时，小时闪烁，当按下k键时，小时进行校时加1；当继续按下set键时，分闪烁，当按下k键时，分进行校时加1；当继续按下set键时，秒闪烁，当按下k键时，秒清零，继续按下set键，回复正常计时状态。当按下mode键时，进行计时和闹钟时间切换。闹钟调时方式同计时方式。按下reset有效时，闹钟和
4、计时清零复位。模块图如下：2计时模块：此模块主要完成正常计时功能和校时功能。共四个进程，分别为小时计数，分钟计数，秒计数，2选1进行校时。模块的按键有：a,b,c,clk1hz,reset,功能如下：a用来校正小时的，b用来校正分钟，c用来校正秒。功能模块图如下：3定时模块：此模块与计时模块内部实现方法相同，模块图入下：cht用来校正闹钟的时，cmt校正闹钟的分，cst校正闹钟的秒，reset用来复位，其他的六个接口用来接收计时模块的时间。该模块用来把闹钟时间和计时的时间进行比较，当一致时，compout输出1，来控制闹钟响，并且30秒后停止。4闹钟响铃模块该模块能整点报时
5、和闹钟响铃。整点报时：当分的高位为5低位为9，秒的高位是5时，秒为1，3，5，7时响512hz的声音，当是9时响1024hz的高音。闹钟：当时分秒都相同时，响铃，响30秒后停止。5动态显示模块:该模块包含3个进程，分别是模8计数器（1024hz）实现8个LED管同时显示、数码管显示驱动，16选1数据选择器用来选择输出的数字。对应输出y[0..6]数码管显示,sel[2..0]，选择哪个数码管显示。.6.分频模块该模块的思路为：一个多位计数器，分别取不同的位可以对应不同的频率,实现1024hz的时钟分为4种不同频率的时钟。7.显示驱动模块该模块是由sel_show,flash
6、h,flashm,flashm,flashs,reset,clk1hz,和对应计时器的6个接口和闹钟的6个接口。sel_show:用来选择计时显示还是闹钟显示，当0时计时，1时闹钟时间显示。flashh,flashm,flashs是用来时分秒闪烁的1时闪灯，0时正常显示。reset复位，1有效clk1hz显示驱动时钟。通过sel_show来选择输出信号，选择输出计时信号或闹钟时间信号。一、相关图形(一)1.控制模块仿真图2.计时控制模块仿真图3.动态显示仿真图：4.闹铃模块仿真图：（二）顶层模块GDF设计图六、设计感言通过这次课程设计，我懂得了很多，也明白了实际操作的重要性
7、。对于这次设计的每一个模块，我都用心的去操作，同时明白了自己还有很多不了解的知识。通过这次课程设计，我对MAX+PIUSII有了更加深刻的认识和了解，也可以更加熟练的使用和操作。这次试验很注重细节，我认识到做实验的重要性，和耐心与细心在试验中的重要性。虽然在试验中我还有很多的错误和不足，但是最重要的是我学会了很多，收获了很多。最后我要郑重的感谢沈老师给我的这次机会和沈老师对我们的耐心指导！
