中南大学DSP实验四报告.doc

《中南大学DSP实验四报告.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、中南大学DSP（实验四）实验报告实验题目：FSK调制系统学生姓名：邱培学生学号：班级：电信1204指导老师：盛利元2015.1.7实验四FSK调制系统一、实验仪器：PC机一台，JQ-NIOS-2C35实验箱一台及辅助软件（DSPBuilder、Matlab/Simulink、QuartusII、Modelsim）二、实验目的：1.初步了解JQ-NIOS-2C35实验箱的基本结构。2、学习和熟悉基于DSPBuilder开发数字信号处理实验的流程。3、理解FSK设计的原理和方法。三、实验原理：正弦载波的频率随二进制基带信号在f1和f2两个频率点间变化，则产生二进制移频键

2、控信号（2FSK信号）。二进制移频键控信号可以看成是两个不同载波的二进制振幅键控信号的叠加。若二进制基带信号的1符号对应于载波频率，0符号对应于载波频率，则二进制移频键控信号的时域表达式为：（4-13）二进制数字频率调制（2FSK）是利用二进制数字基带信号控制载波进行频谱变换的过程。在发生端，产生不同频率的载波振荡来传输数字信息“1”或“0”，在接收端，把不同频率的载波振荡还原成相应的数字基带信号。相邻两个振荡波形的相位可能是连续的，也可能是不连续的。FSK调制的方法：1、直接调频法。用数字基带矩形脉冲控制一个振荡器的某些参数，直接改变振荡频率，输出不同频率的信号。

3、2、频率键控法。用数字矩形脉冲控制电子开关在两个振荡器之间进行转换，从而输出不同频率的信号。四、实验步骤：本实验的操作步骤如下：1、点击桌面上的Matlab图标，进入Matlab主界面，并将工作目录设为Matlab安装目录下的work文件夹。2、点击菜单栏中的File->New->Model，新建一个模型，在Matlab命令窗口中输入simulink命令，调出simulink工具栏，并执行File->Save保存文件，将其命名为FSK。3、在AlteraDSPBuilderBlockset中的IO&Bus下选择Altbus模块将其添加到文件中。打开模块参数对话框，将

4、BusType设置为SignedInteger，numberofBits设置为24，然后单击【OK】按钮确认。4、重复步骤3，添加3个Altbus模块。设置numberofBits设置为16，命名为“Altbus1”；设置numberofBits为26，命名为“AltBus26bit”；设置numberofBits为10，命名为“AltBus10bit”。4、在AlteraDSPBuilderBlockset中的IO&Bus下选择Busconversion模块将其添加到文件中。打开模块对话框，将BusType设置为SignedInteger，Input设置为16，o

5、utput设置为8，InputBitConnectedtoOutputLSB设置为8，然后点击【OK】确认。5、在AlteraDSPBuilderBlockset中的Storage下选择LUT模块将其添加到文件中。将DataType设置为SignedInteger；numberofbits设置为10；LUTAddressWidth设置为10；MATLABArray查找表中存储数据的内容，设置为511*sin([0:2*pi/(2^10):2*pi])，然后点击【OK】确认。6、重复步骤5，添加4个LUT模块到仿真文件中。LUT1：将DataType设置为Signed

6、Integer；numberofbits设置为24；LUTAddressWidth设置为1；MATLABArray查找表中存储数据的内容，设置为[2^202^19]，然后点击【OK】确认。LUT2：将DataType设置为SignedInteger；numberofbits设置为10；LUTAddressWidth设置为1；MATLABArray查找表中存储数据的内容，设置为[0800]，然后点击【OK】确认。LUT3：将DataType设置为SignedInteger；numberofbits设置为16；LUTAddressWidth设置为8；MATLABArra

7、y查找表中存储数据的内容设置为random('unid',1,[164])，然后点击【OK】确认。LUT4：将DataType设置为SignedInteger；numberofbits设置为24；LUTAddressWidth设置为1；MATLABArray查找表中存储数据的内容设置为[2^222^21]，然后点击【OK】确认。7、在AlteraDSPBuilderBlockset中的IO&Bus下选择Input添加到模型文件中。设置BusType为SignedInteger；设置[numberofbits].[]为1；勾选SpecifyClock，并在Cloc