集成电路设计与EDA应用 实验四.docx

集成电路设计与EDA应用 实验四.docx

ID:61415831

大小:647.03 KB

页数:9页

时间:2021-01-27

集成电路设计与EDA应用 实验四.docx_第1页
集成电路设计与EDA应用 实验四.docx_第2页
集成电路设计与EDA应用 实验四.docx_第3页
集成电路设计与EDA应用 实验四.docx_第4页
集成电路设计与EDA应用 实验四.docx_第5页
资源描述:

《集成电路设计与EDA应用 实验四.docx》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、集成电路设计与EDA应用实验四(2)一.实验目的熟悉集成电路设计软件cadence熟悉运用DRC和LVS二.实验原理1.Cadence软件是集成电路设计中非常常用的一款软件。从电路绘制,电路仿真,版图绘制到完整的芯片设计,此款软件都可以实现。2.在本实验中,我们将以传输管构成的反相器为例,熟悉cadence设计的框架,并熟悉如何完成一个完成的芯片设计过程。三.实验示例²在进行版图绘制前,要先启动calibre的license。正常启动linux系统之后,首先进入cds(sucds);之后进去license所在的文件夹,在终端内输入“cd/eda/mentor1/ixl_c

2、al_2008.1_20.15”;进入此路径之后输入“clmli&”回车之后会看到很多输出文件,文件结束之后回车返回输入状态。注意:版图绘制过程中需要用到calibre,因此每次开机之后都要先启动calibre才可以使用。1.DRC-DesignRulesCheck为了减少工艺过程中出现瑕疵的几率,所有的掩模都要符合此工艺的规范。在绘制版图的过程中,需要经常进行DRC检查,以保证版图符合工艺规范。Ø在layout窗口上方,点击“calibreàRunDRC”。Ø之后会弹出DRC的设置窗口。如下图。先点击“cancel”退出“loadrunsetfile”。因为此时我们还没

3、有进行过任何操作。当完整设置完之后可以保存此设置,重复使用。1.设置DRCØ点击Rules,找到存放在文件夹内的运行文档。文档存放的路径为/mnt/hgfs/linuxshare-2/DPDK_1830an18ba_Rev2p7_0/rules/Calibre/DRC。选择我们所需要的三层金属的DRC检查文档。DRCRunDirectory请保持在课程所在的文件夹下。确定之后点“open”。Ø点击“input”,确定要检查的版图是反相器INV。启动“exportfromlayoutviewer”。Ø点击“output”。DRC运行之后的结果将存放在课程所在的文件夹内。Ø以

4、上设置没有问题之后,可以点击“RunDRC”,开始检查工艺规范。下边的状态窗口会显示进度。ØDRC检查完毕之后,相应的结果显示出来。可以通过查看输出检查。ØDRC错误信息中,错误“10A10a”和“12A12a”是我们需要注意的。单击此错误可以得到具体信息。双击“01”可以在版图中放大至具体位置。注意:其他一下几个错误无须理会,会因为版图面积增加而消失。Ø针对DRC出现的错误改正版图。最终将可修改的DRC错误完全消除。例如错误“10A10a”和“12A12a”,指金属面积不足,因此需要增大金属面积。ØDRC运行没有问题之后,可以保存DRC的设置,DRC设置窗口上方的“Fi

5、leàsaverunset”。将设置保存在课程文件夹edalab下,名字为“INV_runset”1.LVS-LayoutVersusSchematic版图与电路图是否匹配可以通过LVS进行验证。Ø在layout窗口上方,点击“CalibreàRunLVS”。Ø点击Rules,找到存放在文件夹内的运行文档。文档存放的路径为/mnt/hgfs/linuxshare-2/DPDK_1830an18ba_Rev2p7_0/rules/Calibre/LVS。选择我们所需要的三层金属的LVS检查文档。LVSRunDirectory请保持在课程所在的文件夹下。确定之后点“open”

6、。Ø点击“input”,确定要检查的版图和电路图。首先查看“layout”。确定TOPcell为反相器的layout名称“INV”,同时启动“exportfromlayoutviewer”。Ø查看“Netlist”。确定TOPcell为反相器的schematic名称“INV”,同时启动“exportfromlayoutviewer”。注意:如果你的反相器schematic不是这个名字,请输入正确的名字在TopCell的位置。Ø点击“output”。DRC运行之后的结果将存放在课程所在的文件夹内。Ø以上设置没有问题之后,可以点击“runLVS”,开始检查工艺规范。注意:如果

7、不是第一次运行,会出现以下窗口,点击“OK”之后耐心等待结果。ØLVS运行完之后,会弹出运行结果。如果电路图schematic和版图layout匹配的话,就会出现如下的提示。Ø如果电路图schematic和版图layout匹配的话,则需要改正版图,使得版图和电路图最终匹配。此时,就会输出对应的错误结果。Ø点击出现错误的地方,会展开有问题的版图信息。双击版图中的信息,回到版图窗口做对应的改动。ØLVS运行没有问题之后,可以保存LVS的设置,LVS设置窗口上方的“Fileàsaverunset”。将设置保存在课程文件夹edalab

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。