数电课设报告(数字电子钟设计、篮球比赛计时器设计).docx

数电课设报告(数字电子钟设计、篮球比赛计时器设计).docx

ID:60836690

大小:429.67 KB

页数:17页

时间:2020-12-21

数电课设报告(数字电子钟设计、篮球比赛计时器设计).docx_第1页
数电课设报告(数字电子钟设计、篮球比赛计时器设计).docx_第2页
数电课设报告(数字电子钟设计、篮球比赛计时器设计).docx_第3页
数电课设报告(数字电子钟设计、篮球比赛计时器设计).docx_第4页
数电课设报告(数字电子钟设计、篮球比赛计时器设计).docx_第5页
资源描述:

《数电课设报告(数字电子钟设计、篮球比赛计时器设计).docx》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数字电路与逻辑课程设计课题名称1、数字电子钟设计2、篮球比赛计时器设计二○一九年十二月二十日目录第一章数字电子钟设计11.1设计目的、任务和要求11.1.1设计目的11.1.2设计任务11.1.3任务要求11.2设计原理及框图11.2.1数字电子钟的构成11.2.2计时电路框图11.2.2.1秒计数器21.2.2.2分计数器31.2.2.3时计数器31.2.3校时电路41.2.4显示电路41.3整体电路51.4实验元器件及其管脚图,功能表51.4.174LS160的管脚图、功能表51.4.2DCD_HEX_BLUE数码管71.5实验总结7第二章篮球比赛计时

2、器设计82.1设计目的、任务和要求82.1.1设计目的82.1.2设计任务82.1.3设计要求82.2设计原理及框图82.2.1设计原理82.2.1.174LS160的管脚图、功能表82.2.2设计框图102.3篮球比赛计时器电路图102.3.1秒计数器102.3.2分计数器112.3.3显示电路112.3.4控制电路和报警电路122.3.5暂停电路和清零电路122.4总电路图132.5实验结果142.6实验总结14第一章数字电子钟设计1.1设计目的、任务和要求1.1.1设计目的1、熟悉数字系统的分析和设计方法;2、合理选用集成电路器件,掌握复杂的逻辑设计

3、和调试方法;3、提高电路布局、布线及检查和排除故障的能力;4、掌握计时器单元电路的组成及工作原理;5、学习、仿真软件(例如Multisim)的使用方法。1.1.2设计任务设计一个数字电子钟,设计应具有以下功能:1、学习、掌握仿真软件的使用方法。2、具有24小时、60分、60秒的十进制数计时器,具有手动校时、校分功能。1.1.3任务要求理解数字电子钟电路的任务,采用仿真软件提供的中小规模电路器件进行设计。1.2设计原理及框图1.2.1数字电子钟的构成由时电路、秒电路和分电路构成。1.2.2计时电路框图如图1-1所示。秒个位显示屏时十位显示屏时个位显示屏分十位

4、显示屏分个位显示屏秒十位显示屏秒十位显示屏分个位显示屏分十位显示屏时个位显示屏时十位显示屏秒个位计数器秒十位计数器分个位计数器分十位计数器时个位计数器时十位计数器校分控制电路校时控制电路秒个位显示屏时十位计数器时个位计数器分十位计数器分个位计数器秒十位计数器秒个位计数器秒脉冲信号校时控制电路校分控制电路图1-1数字电子钟逻辑框图1.2.2.1秒计数器采用两片十进制计数器74LS160扩展连接,设计60进制计数器,秒电路如图1-2所示。低位74LS160进行10进制计数,当连续输入脉冲使电路输出为1001(构成10进制)时,低位计数器返回0000,并进位输出

5、端向高位计数器传送信号,使ENP、ENT为1,从而使高位计数器开始计数。高位74LS160受到信号进行计时。当高位74LS160输出为0110(构成6进制)时,通过与非门产生“0”信号使~CLR端置零,同时,输出的进位信号作为下一个电路的计数脉冲。如图1-2所示。图1-2两片74LS160构成60进制秒计数器1.2.2.2分计数器分电路和秒电路相似,都是由两片十进制计数器74LS160扩展连接成60进制计数器,分计数器电路如图1-3所示。74LS160接收到来自秒电路的上升沿脉冲信号后开始计时。过程与秒电路相同。如图1-3所示图1-3两片74LS160构成

6、60进制分计数器1.2.2.3时计数器由两片74LS160芯片构成24进制计数器,时电路如图1-4所示。当分电路输出进位信号时,下一个脉冲到达时产生上升沿脉冲信号,触发时电路开始计数。当低位74LS160计时到0100(即十进制数4)、高位74LS160计时到0010(即十进制数2)时,通过与非门连接低位的Qc端和高位的Qb端产生置零信号同时传到高位74LS160的~CLR端和低位的置零端~CLR端,将时十位计数器和时各位计数器归零。图1-4两片74LS160构成24进制时计数器1.2.3校时电路当键分别拨向S1、S2时,分电路、时电路的脉冲来自脉冲发生器

7、,此时,电路分别进行计数而不受低位电路的影响。当达到需要的时、分时,键重新拨回,停止自发计数,可达到校时、校分的目的。图1-5 校时、分电路1.2.4显示电路本次设计中采用为自带译码器的四个引脚的DCD_HEX_GREEN数码管显示,数码管分别与六片74LS160芯片的QA、QB、QC、QD端相连接,可显示0-9,如下图1-6所示。图1-6计数显示电路1.3整体电路数字电子钟的总电路图如图1-7所示。图1-7数字电子钟总电路图1.4实验元器件及其管脚图,功能表1.4.174LS160的管脚图、功能表74LS160管脚图如图1-8所示。图1-8功能如表1-1

8、所示。表1-1输入输出RD’LD’ETEPCPD3D2D1D0QD

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。