数字电子钟课程设计报告-数电

数字电子钟课程设计报告-数电

ID:5507010

大小:3.09 MB

页数:19页

时间:2017-12-16

数字电子钟课程设计报告-数电_第1页
数字电子钟课程设计报告-数电_第2页
数字电子钟课程设计报告-数电_第3页
数字电子钟课程设计报告-数电_第4页
数字电子钟课程设计报告-数电_第5页
资源描述:

《数字电子钟课程设计报告-数电》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、存档资料成绩: 华东交通大学理工学院课程设计报告书所属课程名称数字电子技术课程设计题目 数字电子钟课程设计           分院电信分院   专业班级10电信2班学  号20100210410201        学生姓名陈晓娟        指导教师徐涢基   2012年12月18日数字电子钟设计报告目 录第1章课程设计内容及要求3第2章元器件清单及主要器件介绍5第3章原理设计和功能描述10第4章数字电子钟的实现15第5章实验心得16第6章参考文献1718数字电子钟设计报告第1章课程设计内容及要求1.1数字

2、钟简介20世纪末,电子技术获得了飞速的发展。在其推动下,现代电子产品几乎渗透了社会的各个领域,有力地推动了社会生产力的发展和社会信息化程度的提高,同时也使现代电子产品性能进一步提高、产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中必不可少的生活日用品。广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所,给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术,使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点。因此本次设计就用数字集成

3、电路和一些简单的逻辑门电路来设计一个数字式电子钟,使其完成时间及星期的显示功能。多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点,电路装置十分小巧,安装使用也方便而受广大消费的喜爱。1.2设计目的1.掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法;18数字电子钟设计报告2.进一步巩固所学的理论知识,提高运用所学知识分析和解决实际问题的能力;3.提高电路布局,布线及检查和排除故障的能力。1.3设计要求1.设计一

4、个有“时”、“分”、“秒”(23小时59分59秒)显示,且有校时功能的电子钟。2.用中小规模集成电路组成电子钟,并在实验箱上进行组装、调试。3.画出框图和逻辑电路图、写出设计、实验总结报告。4.整点报时。在59分59秒时输出信号,音频持续1s,在结束时刻为整点。18数字电子钟设计报告第2章元器件清单及主要器件介绍2.1元器件清单(1)74LS160(6片)(2)74LS247(6片)(3)74LS00(1片)(4)共阳七段数码显示器(6片)(5)CD4013(1片)(6)CD4060(1片)(7)4012(

5、1片)(8)电阻、晶振、电容、导线、锡丝等(若干)2.2主要元器件引脚排列及逻辑功能1.共阳七段显示器发光二极管(在图中以dp表示),用于显示小数点。通过七段发光二极管亮暗的不同组合,可以显示多种数字、字母以及其它符号。18数字电子钟设计报告LED数码管中的发光二极管共有两种连接方法:1)共阴极接法:把发光二极管的阴极连在一起构成公共阴极。使用时公共阴极接地,这样阳极端输入高电平的段发光二极管就导通点亮,而输入低电平的则不点亮。实验中使用的LED显示器为共阴极接法2)共阳极接法:把发光二极管的阳极连在一起构成公共

6、阳极。使用时公共阳极接+5V。这样阴极端输入低电平的段发光二极管就导通点亮,而输入高电平的则不点亮。注:课设中使用的是共阳极数码管。2.74LS160芯片介绍74LS160是十进制同步计数器(异步清除)。其管脚图18数字电子钟设计报告及逻辑功能如图所示:RCO进位输出端ENP计数控制端QA-QD输出端ENT计数控制端CLK时钟输入端CLR异步清零端(低电平有效)LOAD同步并行置入端(低电平有效)3.译码器(74LS247)74LS247各引脚功能说明如下图:6、2、1、7脚为译码输入(即编码输出);9—15为

7、译码输出;8、16脚为电源正负极。18数字电子钟设计报告74LS247译码器功能表4CD4013CD4013是一双D触发器,由两个相同的、相互独立的数据型触发器构成。每个触发器有独立的数据、置位、复位、时钟输入和Q及Q输出,此器件可用作移位寄存器,且通过将Q输出连接到数据输入,可用作计算器和触发器。在时钟上升沿触发时,加在D输入端的逻辑电平传送到Q输出端。置位和复位与时钟无关,而分别由置位或复位线上的高电平完成。18数字电子钟设计报告5CD4060 CD4060由一振荡器和14级二进制串行计数器位组成。振荡器的结

8、构可以是RC或晶振电路,CR为高电平时,计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。18数字电子钟设计报告第3章原理设计和功能描述3.1数字计时器的设计思想要想构成数字钟,首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。