数电-组合逻辑电路练习题教学教材.ppt

《数电-组合逻辑电路练习题教学教材.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数电-组合逻辑电路练习题数字电子技术第3章组合逻辑电路单项选择题2、下列对组合逻辑电路特点的叙述中，错误的是()。×A电路中不存在输出端到输入端的反馈通路√B电路主要由各种门组合而成，还包含存储信息的记忆元件×C电路的输入状态确定后，输出状态便唯一地确定下来×D电路的输出状态不影响输入状态，电路的历史状态不影响输出状态分析提示组合逻辑电路在结构上，仅由门构成，没有反馈，没有存储元件。因而在逻辑功能上，当时的输入信号决定着当时的输出信号。2数字电子技术第3章组合逻辑电路单项选择题3、下列器件中，实现逻辑加法运算的是()。半加器A×全加器B×加法器C×或门D

2、√分析提示半加器、全加器、加法器等电路，是实现算术加法运算而不是实现逻辑加法运算。或门电路不是实现逻辑加法运算。3数字电子技术第3章组合逻辑电路单项选择题4、可以有多个输入信号同时有效的编码器是()。二进制编码器A×二─十进制编码器B×优先编码器C√8421BCD码编码器D×分析提示二进制编码器、二─十进制编码器（8421BCD码编码器是二─十进制编码器的一种），其输入量有约束，任一时刻只允许一个输入信号有效，只对有效的一个输入信号进行编码。即限制输入方式保证任一时刻只对一个输入信号进行编码。优先编码器，输入量无约束，允许同一时刻有多个输入信号有效，但只

3、对其中一个优先级别高的输入信号进行编码。即电路能选择一个输入信号进行编码。4数字电子技术第3章组合逻辑电路单项选择题5、3线─8线译码器74LS138，当控制端使其处于不译码状态时，各输出端的状态为()。全为0状态A×全为1状态B√为0为1状态都有C×以上均不对D×分析提示74LS138是0输出有效的3线─8线译码器，处于不译码状态时各输出端应无输出，即为全为1状态。5数字电子技术第3章组合逻辑电路单项选择题6、下列不是3线─8线译码器74LS138输出端状态的是()。01011100A√10111111B×11111111C×11111110D×分析提

4、示译码工作时，74LS138是0输出有效的3线─8线译码器，每输入一组代码，8个输出端只有1个输出端为0，其他输出端为1；处于不译码状态时各输出端全为1。6数字电子技术第3章组合逻辑电路单项选择题7、n位代码输入的二进制译码器，每输入一组代码时，有输出信号的输出端个数为()。1个A√2个B×n个C×2n个D×分析提示二进制译码器工作时，将所输入的一组代码翻译成唯一的一个十进制数。因此，每输入一组代码仅1个输出端有输出信号。7数字电子技术第3章组合逻辑电路单项选择题8、0输出有效的3线─8线译码器74LS138，若使输出Y3=0，则输入量A2A1A0应为(

5、)。000A×110B×011C√100D×分析提示74LS138译码器，处于译码工作状态时，每个输出是以输入A2、A1、A0为变量构成的最小项再取反，即。若使，则要求，即要求输入量A2A1A0的取值为011。8数字电子技术第3章组合逻辑电路单项选择题9、4位二进制译码器，其输出端个数为()。4个A×16个B√8个C×10个D×分析提示二进制译码器，工作时将输入变量的全部取值组合都翻译成十进制数。4位二进制译码器，有4个输入变量，应译成24=16个十进制数，即有16个输出端。9数字电子技术第3章组合逻辑电路单项选择题10、集成4位二进制数据比较器为最低位

6、芯片时，级联输入端（扩展端）的接法是()。(a>b)=0,(a=b)=0,(ab)=1,(a=b)=0,(ab)=0,(a=b)=1,(ab)=Ⅹ,(a=b)=Ⅹ,(ab)=0,(a=b)=1,(a

7、章组合逻辑电路单项选择题11、4选1数据选择器，地址输入量为A1、A0，数据输入量为D3、D2、D1、D0,若使输出Y=D2，则应使地址输入A1A0=()。00A×01B×10C√11D×分析提示4选1数据选择器处于工作状态时输出逻辑表达式为：可知，若使，要求。11数字电子技术第3章组合逻辑电路单项选择题12、如图所示的组合逻辑电路，所实现的逻辑功能为()。与非门A×或非门B×异或门C×同或门D√A≥1≥1≥1≥1BF分析提示由逻辑图写出逻辑表达式再简化变形：输出、输入为同或逻辑关系。12数字电子技术第3章组合逻辑电路单项选择题13、由3线—8线译码器芯

8、片74LS138构成的电路如图所示，其输出表达式为()。B√A×C×D×分析提示