eda设计iii-直接数字频率合成器(dds)设计

eda设计iii-直接数字频率合成器(dds)设计

ID:6013228

大小:692.50 KB

页数:27页

时间:2017-12-30

eda设计iii-直接数字频率合成器(dds)设计_第1页
eda设计iii-直接数字频率合成器(dds)设计_第2页
eda设计iii-直接数字频率合成器(dds)设计_第3页
eda设计iii-直接数字频率合成器(dds)设计_第4页
eda设计iii-直接数字频率合成器(dds)设计_第5页
资源描述:

《eda设计iii-直接数字频率合成器(dds)设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、[键入文字]直接数字频率合成器(DDS)设计Ø摘要直接数字合成(DDS)是一种数字式技术,产生的频率和相位可调输出信号引用到一个固定频率时钟源模块的精度数字数据技术。本质上,参考时钟脉冲频率间隔分开一个DDS结构提出的二进制控制字。控制字通常是24到48位长,使DDS的实施提供优越的输出频率调谐分辨率。在日益竞争成本的今天,高性能,功能与作用相结合,DDS产品正迅速地成为除传统的高速频率的模拟合成器解决办法之外的另一种选择。高速,高性能,D/A变换器和DDS结构到单片机(通常是一个完整DDS的解决办法

2、)上的综合使这项技术能够瞄准广泛应用,而且在许多场合提供一种替代基于模拟的PLL合成器。在许多应用中,使用DDS的解决方案拥有灵活的特性,相较模拟等效电路锁相环频率合成器它有一些独特的优势。DDS优势:微赫兹的输出频率和相位调整功能,这些全部在数字控制下完成。极其快的调相输出频率(或者相位),相位频率连续无畸变/使未达到的相关模拟还原时间异常。DDS数字化实现了消除了手工系统调谐的需要操控和零部件老化和温度模拟合成器解决办法。DDS实现了数字的控制接口,当它在处理器下控制时系统可被遥控的环境变得容易、

3、精确且尽可能完善。当它作为一个相位合成器时,DDS能够前所未有的匹配来控制I和Q的输出。Ø关键字直接频率合成器(DDS),任意的波形发生器,频率计27[键入文字]ØSummaryDirectdigitalsynthesis(DDS)isatechniqueforusingdigitaldataprocessingblocksasameanstogenerateafrequency-andphase-tunableoutputsignalreferencedtoafixed-frequencypreci

4、sionclocksource.Inessence,thereferenceclockfrequencyis“divideddown”inaDDSarchitecturebythescalingfactorsetforthinaprogrammablebinarytuningword.Thetuningwordistypically24-48bitslongwhichenablesaDDSimplementationtoprovidesuperioroutputfrequencytuningresol

5、ution.Today’scost-competitive,high-performance,functionally-integrated,andsmallpackage-sizedDDSproductsarefastbecominganalternativetotraditionalfrequency-agileanalogsynthesizersolutions.Theintegrationofahigh-speed,high-performance,D/AconverterandDDSarch

6、itectureontoasinglechip(formingwhatiscommonlyknownasaComplete-DDSsolution)enabledthistechnologytotargetawiderrangeofapplicationsandprovide,inmanycases,anattractivealternativetoanalog-basedPLLsynthesizers.Formanyapplications,theDDSsolutionholdssomedistin

7、ctadvantagesovertheequivalentagileanalogfrequencysynthesizeremployingPLLcircuitry.DDSadvantages:Micro-Hertztuningresolutionoftheoutputfrequencyandsub-degreephasetuningcapability,allundercompletedigitalcontrol.Extremelyfast“hoppingspeed”intuningoutputfre

8、quency(orphase),phase-continuousfrequencyhopswithnoover/undershootoranalog-relatedloopsettlingtimeanomalies.TheDDSdigitalarchitectureeliminatestheneedforthemanualsystemtuningandtweakingassociatedwithcomponentagingandtemperaturedr

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。