eda 课程设计 江西理工 应科院 直接数字频率合成器(dds)

《eda 课程设计 江西理工 应科院 直接数字频率合成器(dds)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、SOPC/EDA综合课程设计直接数字频率合成器学院：江西理工大学应用科学学院指导老师：王忠峰专业班级：电气081姓名：qq411523540学号：时间：2011年1月17目录第一章直接数字频率合成器与设计任务……………………………………….....31.1关于直接数字频率合成器……………………………………………………….31.2直接数字频率合成器的设计要求…………………………………………….…3第二章系统设计方案…………………………………………………………….…42.1DDS的工作原理……………………………………………………………….

2、...42.2模块的功能………………………………………………………………….........62.3选择器件……………………………………………………………………….…72.4功能模块………………………………………………………………………….82.5系统的整体组装…………………………………………………………………13第三章设计的心得体会……………………………………………………………..16附录一参考文献……………………………………………………………………1717第一章直接数字频率合成器与设计任务1.1关于直接数字频率合成器1971年，美

3、国学者J.Tierncy、C.M.Reader和B.Gold提出了以全数字技术从相位概念出发直接合成所需波形的一种新的频率合成原理。随着技术和水平的提高，一种新的频率合成技术——直接数字频率合成(DDS，DirectDigitalSynthesis)技术得到了飞速发展。DDS技术是一种把一系列数字形式的信号通过DAC转换成模拟形式的信号合成技术，目前使用最广泛的一种DDS方式是利用高速存储器作查找表，然后通过高速DAC输出已经用数字形式存入的正弦波。DDS技术具有频率切换时间短(＜20ns)，频率分辨率高(0.01Hz)，频率稳定度高

4、，输出信号的频率和相位可以快速程控切换，输出相位可连续，可编程以及灵活性大等优点，它以有别于其他频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。DDS广泛用于接受机本振、信号发生器、仪器、通信系统、雷达系统等，尤其适合跳频无线通信系统。1.2直接数字频率合成器的设计要求直接数字频率综合技术，即DDS技术，是一种新型的频率合成技术和信号产生方法。利用EDA技术和FPGA实现直接数字频率合成器DDS的设计。设计要求：1.利用QuartusII软件实验箱实现DDS的设计；2.通过实验箱上的开关输入DDS的频率和相位控制字，并能用

5、示波器观察加以验证；3.系统具有清零和使能的功能；4.DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的ROM实现。17第二章系统设计方案2.1DDS的工作原理一个纯净的单频信号可表示为：                    （2-1）只要它的幅度U和初始相位不变，它的频谱就是位于的一条谱线。为了分析简化起见，可令U=1，=0，这将不会影响对频率的研究。即：                    （2-2）如果对（2-2）的信号进行采样，采样周期为（即采样频率为），则可得到离散的波形序列：        

6、         （2-3）相应的离散相位序列为：         （2-4）式中：                     （2-5）是连续两次采样之间的相位增量。根据采样定理：                                  （2-6）只要从（2-3）出来的离散序列即可唯一的恢复出（2-2）的模拟信号。从（2-2）可知，是相位函数的斜率决定了信号的频率；从（2-5）可知，决定相位函数斜率的是两次采样之间的相位增量。因此，只要控制这个相位增量，就可以控制合成信号的频率。现将整个周期的相位2分成M份，每一份为，若每次

7、的相位增量选择为的K倍，即可得到信号的频率：                            （2-7）17相应的模拟信号为：                        （2-8）式中K和M都是正整数，根据采样定理的要求，K的最大值应小于M的1/2。综上所述，在采样频率一定的情况下，可以通过控制两次采样之间的相位增量（不得大于π）来控制所得离散序列的频率，经保持、滤波之后可唯一的恢复出此频率的模拟信号。图2.1DDS基本原理图其实质是以基准频率源（系统时钟）对相位进行等间隔的采样。由图2.1见，DDS由相位累加器和波形存储器

8、（即，ROM查询表）构成的数控振荡器（NCO_NumericallyControlledOscillators）、数模转换器（DAC）以及低通滤波器（LPF）三部分组成。在每一个时钟周期，N位相位累加器与其反馈值进行累加