第四章集成电路设计技术与工具ppt课件.ppt

第四章集成电路设计技术与工具ppt课件.ppt

ID:59486703

大小:867.50 KB

页数:79页

时间:2020-09-13

第四章集成电路设计技术与工具ppt课件.ppt_第1页
第四章集成电路设计技术与工具ppt课件.ppt_第2页
第四章集成电路设计技术与工具ppt课件.ppt_第3页
第四章集成电路设计技术与工具ppt课件.ppt_第4页
第四章集成电路设计技术与工具ppt课件.ppt_第5页
资源描述:

《第四章集成电路设计技术与工具ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、集成电路设计技术与工具第四章集成电路版图设计与工具内容提要4.1引言4.2版图几何设计规则4.3电学设计规则与布线4.4晶体管的版图设计4.5九天软件下的版图编辑4.6九天软件下的版图验证4.7本章小结4.1引言版图(Layout)包含了器件尺寸、各层拓扑定义等器件相关的物理信息数据,是集成电路从设计走向制造的桥梁。不同的工艺就有不同的设计规则。设计者只能根据厂家提供的设计规则进行版图设计。从设计的观点出发,设计规则可以分为三部分:1)决定几何特征和图形几何尺寸的规定。2)确定掩膜制备和芯片制造中都需要的一组基本图形单元的强制性要求。3)定义设计人

2、员设计时所用的电参数范围。4.2版图几何设计规则版图几何设计规则可看作是对光刻掩模版制备要求。这些规则在生产阶段为电路设计师和工艺工程师提供了一种必要的信息联系。与版图规则相联系的主要目标是获得有最佳成品率的电路,而几何尺寸则尽可能地小,又不影响器件电路的可靠性。集成电路的版图设计规则通常有多种方法来描述,其中包括以微米分辨率来规定的微米规则和以特征尺寸为基准的λ规则。一、工艺层(Layer)人们把集成电路版图设计过程抽象成若干易于处理的概念性版图层次,也就是版图设计中的工艺层,这些层次代表电路转换成硅芯片时所必需的掩膜图形。版图的不同层次可以用不

3、同的形式来区分,例如不同的颜色、不同的线型和不同的填充图案等。某N阱硅栅工艺的部分工艺层二、几何设计规则-规则介绍N阱层相关的设计规则及其示意图P+、N+有源区层相关的设计规则及其示意图Poly层相关的设计规则及其示意图Contact层相关的设计规则及其示意图Metal层相关的设计规则及其示意图Pad层相关的设计规则及其示意图二、几何设计规则-举例及问题讨论当给定电路原理图设计其版图时,必须根据所用的工艺设计规则,时刻注意版图同一层上以及不同层间的图形大小及相对位置关系。然而对于版图设计初学者来说,第一次设计就能全面考虑各种设计规则是不可能的。为此

4、,需要借助版图设计工具的在线设计规则检查(DRC)功能来及时发现存在的问题。参照上述的硅栅工艺设计规则,一个反相器(不针对具体的器件尺寸)对应版图设计中应该考虑的部分设计规则如下图所示。问题讨论:(1)阱的间距和间隔的规则N阱通常是深扩散,必须使N阱边缘与邻近的N+扩散区之间留有足够的间隙,从而保证N阱边缘不与P型衬底中的N+扩散区短接。内部间隙由沿阱周围的场区氧化层的渐变区所决定。虽然有些工艺允许内部的间隙为零,但“鸟嘴”效应等问题导致了N阱外N阱到N+距离的设计要求,这是一种保守的估算。问题讨论:(2)MOS管的规则在多晶硅穿过有源区的地方,源

5、和漏扩散区被多晶硅区所掩蔽。因而,源、漏和沟道是自对准于栅极的。重要的是,多晶硅必须完全穿过有源区,否则制成的MOS管就会被源、漏之间的扩散通路所短路。为确保这一条件得到满足,多晶硅必须超出扩散区边界,例如该硅栅工艺中规则3.4中规定的1.5μm,这常常称为“栅伸展”。同时,有源区也必须在多晶硅栅两边扩展,这样才能有扩散区存在,使载流子进入和流出沟道,例如规则3.5规定的3.0μm就是保持源区和漏区所必需的。问题讨论:(3)接触版图设计中通常需要有多种接触,例如,金属和P型扩散区接触、金属和N型扩散区接触、金属和多晶硅的接触以及衬底接触等。根据工艺

6、不同,还有“隐埋”型多晶硅和扩散区接触以及拼合接触。通常,制作芯片的衬底被划分成多个“阱”区,每个孤立的阱必须利用衬底接触来接合适的电源电压。将两个或多个金属和扩散区接触用金属连通起来,称为合并接触。为了工艺上按比例缩小或版图编辑的需要,合并接触采用图4.9(a)所示的分离式接触结构,而不采用图4.9(b)的合并长孔结构。4.3电学设计规则与布线电学设计规则给出的是由具体工艺参数抽象出的器件电学参数,是晶体管级集成电路模拟的依据。与几何设计规则一样,对于不同的工艺和不同的设计要求,电学设计规则将有所不同。通常,特定工艺会给出电学参数的最小值、典型值

7、和最大值。电学设计规则还为合理选择版图布线层提供了依据。集成电路工艺为设计者提供了多层布线的手段,最常用的布线有金属、多晶硅、硅化物以及扩散区。但这些布线层的电学性能大不相同。随着器件尺寸的减小,线宽和线间距也在减小,多层布线层之间的介质层也在变薄,这将大大增加走线电阻和耦合电容,特别是发展到深亚微米级和纳米之后,与门延迟相比,布线延迟变得越来越不可忽略。因此,版图布线必须合理选择布线层,尽可能地避免布线层电学参数的影响。除了选择合理的布线层外,版图布线还应该注意以下几点:1)电源线和地线应尽可能地避免用扩散区和多晶硅走线,特别是通过较大电流的那部

8、分电源线和地线。集成电路的版图设计中电源线和地线多采用梳状走线,避免交叉,或者用多层金属工艺,提高设计布线的灵活性。2)禁

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。