微电子与集成电路设计ppt课件.ppt

《微电子与集成电路设计ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、可编程逻辑器件的含义传统可编程逻辑器件的含义：器件的电路功能已经设定完成，器件的使用者可以根据需求设定该器件功能的适用范围。例如：MCS8051微控制器中的计数器/定时器、中断优先级管理、串行通信接口等设备均属此类。现代可编程逻辑器件的含义：器件的电路功能没有设定完成，器件的使用者可以根据需求设定该器件具体逻辑功能及其适用范围。例如目前常见的CPLD、FPGA等均属此列。可编程逻辑器件的含义传统可编程器件意义下的电路结构电路组成主要包括：1、带有可预置状态（可预置数）功能的主功能电路模块；2、用

2、于保存预置状态（可预置数）信息的寄存器组；3、相关的控制电路。示例：定时器/计数器的工作方式及应用当M1M0设置为00时，定时器选定为方式0工作。由TH0的8位和TL0的低5位组成一个13位计数器。当GATE=1和TR0=1时，TH0+TL0是否计数取决于INT0引脚的信号，当INT0由0变为1时，开始计数；当INT0由1变为0时，停止计数。这样就可以用来测量在INT0端出现的脉冲宽度。当13位计数器从0或设定的初值，加1直到全“1”以后，再加1就产生溢出，这时，置TCON的TF0位为1，系统把

3、计数器变为全“0”。现代可编程器件意义下的电路结构电路组成主要包括：1、用于实现组合逻辑电路功能的存储器堆体；2、用于完成时序状态转换及保存的D型触发器组；3、相关的控制电路。示例：带反馈的寄存器输出结构的PAL器件：当系统的时钟的上升沿到来时，每个“积之和”项存入一个D触发器。通过使能低电平有效的输出三态缓冲器，再将D触发器的输出Q送到输出引脚。/Q输出端则反馈到“与”阵列，这样的PAL器件能记忆原先的状态，从而实现状态机中的时序逻辑功能。如向上或向下计数、跳位、移位和分支等。GAL器件的输出

4、结构中采用了可编程逻辑宏单元OLMC(outputlogicmacrocell)OLMC有一个触发器、一个“异或”门、一个有三态控制的输出缓冲器、一个8输入“或”以及4个多路器(MUX)。多路器和“异或”门可通过电学编程方法加以控制。异或门可通过XOR(n)信号改变“或”门输出的极性。输出多路器(OMUX)可使输出成为直接输出或是寄存器型输出。三态多路器(TSMUX)有4种选择：（1）接Vcc时为无控制直接输出；（2）接地时，则阻止OLMC输出；（3）接OE信号时，由OE控制输出；④由“与”矩阵

5、的一根乘积线来控制输出。反馈多路器(FMUX)也有4种选择：（1）接地时阻止反馈；（2）接受相邻单元的输出作信号；（3）使I／O端作为输入端；（4）通过内部寄存器进行反馈乘积多路器(PTMUX)控制两种状态，一是将乘积线直接输入“或”门，另一是将乘积线用以控制三态输出缓冲器。OMLC中的AC0和ACl(n)这两个控制端将决定以下4种不同的输出结构形式：(1)普通的组合逻辑输出(AC0＝0，ACl(n)＝0)(2)非同步组合逻辑输出(AC0＝1，ACl(n)=1)(3)时序逻辑输出(AC0＝1，A

6、Cl(n)=0)(4)禁止OLMC输出(AC0=0，ACl(n)＝1)普通的组合逻辑输出非同步组合逻辑输出时序逻辑输出禁止OLMC输出可测性设计随着设计的复杂度的增加，数字电路的可测试性得到了越来越多的关注。芯片的可测试性是指芯片在制造过程中能够发现制造中出现的不合格的芯片产品。在结构设计中，设计者除了完成主电路的设计外，还需要特别考虑一部分辅助测试电路的设计，以保证芯片在制造阶段的可测性。现阶段普遍采用的是用可测性设计来保证电路的可测试性。数字集成电路的测试测试的目的与内容判定被测芯片是否有缺

7、陷。判定产生缺陷的原因判定缺陷发生的部分测试的成本如果希望对被测电路的所有可能故障进行全覆盖的测试，所付出的代价是极昂贵的。设有一组合逻辑电路有50个输入信号，为考查所有输入组合（约1015组）对该电路的作用，在一个一秒钟能发出1G（109）测试向量的测试系统上，需耗时106秒（一天不足105秒）。为降低测试价格，研究了在不同故障模式下的测试方法；不同类型的电路的专用测试方法。作为测试工程的一个侧面的测试设备，其研发与制造成本也是极为昂贵的。如果要获得一种能高效地测试任意结构逻辑芯片的测试设备，

8、其可能性是极小的，而价格将会是极高的。可测性设计(DesignforTestability)为降低测试过程的价格和测试设备的适用性，采用可测性设计是一个较好的方法。可测性设计的基本想法是将针对具体电路的特定测试结构制作在芯片内部，与测试设备接口采用统一的接口标准，使得测试成本有所降低，同时测试覆盖率比较高。可测性设计技术什么是集成电路测试？对制造出的电路进行功能和性能检测，检测并定位出电路的故障，用尽可能短的时间挑选出合格芯片。集成电路测试的特殊性什么是可测性设计？在尽可能少地增加附加引线脚和附