《集成电路设计》PPT课件

《《集成电路设计》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第四章集成电路设计第四章集成电路是由元、器件组成。元、器件分为两大类：无源元件电阻、电容、电感、互连线、传输线等有源器件各类晶体管集成电路中的无源源件占的面积一般都比有源器件大。所以设计时尽可能少用无源元件，尤其是电容、电感和大阻值的电阻。IC中有多种电容结构MOS电容结构PN结电容结构金属叉指电容结构多晶硅/金属-绝缘体-多晶硅电容IC中主要电容器MOS电容PN结电容§4.1集成电路电容器MOS电容器与平板电容和PN结电容都不相同。因为金属-氧化物-半导体层结构的电容具有独特的性质。电容—电压特性取决于半导体

2、表面的状态,随栅极电压变化，表面可处于：积累；耗尽;反型.一、MOS电容器1.MOS电容结构金属sio2半导体diVGC=CiCsCi+Cs串联PN+sio2金属金属ToxN+Psio2纵向结构横向结构MOS电容电容量Cox=Aε0εsio2ToxTox:薄氧化层厚度；A:薄氧化层上金属电极的面积。一般在集成电路中Tox不能做的太薄，所以要想提高电容量，只能增加面积。N+层为了减小串联电阻及防止表面出现耗尽层。集成电路中要制作一个30pF的MOS电容器，所用面积相当于25个晶体管的面积。AlSiO2ALP+P-SUB

3、N-epiP+N+N+MOS电容PN+PN外延NN+PPN结电容在PN结反偏时的势垒电容构成的电容器PN结电容与MOS电容的数量级相当。P衬+-二、PN结电容突变PN结电容计算公式：PN结电容与杂质浓度有关，若考虑横向扩散：总结面积=底面积+4个侧面积A=πxjW2+4W2W:正方形pn结扩散区的边长。参考P452.42发射区扩散层—隔离层—隐埋层扩散层PN结电容P衬底SiO2-P+隔离+N+埋层N+发射区P+N-+CjsP基区三、平板电容§4.2集成电阻器及版图设计集成电路中的电阻无源电阻通常是合金材料或采用掺

4、杂半导体制作的电阻薄膜电阻扩散电阻沟道电阻有源电阻将晶体管进行适当的连接和偏置，利用晶体管的不同的工作区所表现出来的不同的电阻特性来做电阻1、合金薄膜电阻掺杂多晶硅薄膜也是一个很好的电阻材料，广泛应用于硅基集成电路的制造。采用一些合金材料沉积在二氧化硅或其它介电材料表面，通过光刻形成电阻条。常用的合金材料有：钽Ta镍铬Ni-Cr氧化锌ZnO铬硅氧CrSiO薄层电阻不同掺杂浓度的半导体具有不同的电阻率，利用掺杂半导体的电阻特性，可以制造电路所需的电阻器。2、多晶硅薄膜电阻3、掺杂半导体电阻方块电阻的几何图形＝R□·设计

5、时只需考虑电阻的长宽比即可，R□根据工艺调整例：设计一个2kΩ基区电阻。一般基区扩散的方块电阻为200Ω/□，所以只要构造长宽比为10的图形即可。根据掺杂工艺来分类扩散电阻对半导体进行热扩散掺杂而构成的电阻，精度较难控制离子注入电阻离子注入方式形成的电阻，阻值容易控制，精度较高利用与集成电路兼容的扩散工艺构成的电阻器利用与集成电路兼容的扩散层构成，主要根据掺入杂质浓度和扩散形成的结深决定阻值。发射区的掺杂浓度高，电阻最小基区电阻相对大，集电区的最大扩散电阻N集电区扩散电阻N+N+基区扩散电阻NPN+发射区SiO2RP

6、+衬底RN+埋层N外延集电区P+P基区外延层扩散电阻N发射区扩散电阻(发射区扩散层)沟道电阻（夹层电阻）利用不同掺杂层之间的沟道形成的电阻器沟道电阻＝R□·R□=减小结深，增加方块电阻的阻值；沟道电阻制作大阻值电阻的基本思想。即两扩散层之间的沟道因结深难以精确控制，所以沟道电阻的阻值也不能精确控制，精度要求高的电路不能采用沟道电阻。PN+NINPI外延层沟道电阻基区沟道电阻P电阻取决于夹层电阻率和结深MOS多晶硅电阻栅氧化层多晶硅场氧化层RR集成电路中几种扩散电阻器的比较电阻类型方块电阻Ω/口相对误差%温度系数10-

7、6/℃基区100-200±201500—2000发射区2-10±20+6000集电区100-1000±3可控基区沟道2~10×103±50+2500外延层2~5×103±30+3000外延层沟道4~10×103±7+3000薄膜—±3+200扩散电阻的功耗限制单位电阻面积的功耗PAR□单位电阻条宽的工作电流IW(PA/R□)1/2单位电阻条宽的最大工作电流IWmax(PAmax/R□)1/2(PAmax/R□)1/2R□越大，R□越小，扩散电阻的最小条宽版图设计规则所决定的最小扩散条宽工艺水平和扩散电阻精度要求所决定

8、的最小扩散条宽电阻最大允许功耗所决定的最小扩散条宽在设计时应取最大的一种扩散电阻的最小条宽WRmin受三种因素的限制：b.基区电阻等效模型c.衬底电位与分布电容集成电路中电阻模型集成电路中电阻基本是由各扩散层形成，除了电阻本身，有反偏的PN结特性，带来附加的电阻和电容(寄生参数)衬底s，n端接最高电位防止电阻器的pn结正偏使电阻失效晶体管有源电