集成电路设计基础ppt课件.ppt

集成电路设计基础ppt课件.ppt

ID:59439100

大小:1.43 MB

页数:35页

时间:2020-09-18

集成电路设计基础ppt课件.ppt_第1页
集成电路设计基础ppt课件.ppt_第2页
集成电路设计基础ppt课件.ppt_第3页
集成电路设计基础ppt课件.ppt_第4页
集成电路设计基础ppt课件.ppt_第5页
资源描述:

《集成电路设计基础ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、3-2传输门→开关前面讲倒相器是MOS数字电路的基本单元,传输门也是一种基本单元。一、单沟道MOS的传输门MOSFET处在大信号工作时,有导通和截止两种状态,因此可作为电子开关。MOS开关接在A、B两电路之间,用以控制其间的信号传递,故称为传输门。VG-VA(或VB)>VTNA、B导通VG-VA(或VB)

2、截止,rON→∞故Vo比Vi小一个VTN,有损失,这是缺点之一。缺点二:速度慢rON0VTNVDDVDS(Vi-Vo)开始截止区关ArON→∞●GDS2、传输低电平GSDVDSIDSViVoCLVG=VDD,Vi=0CL上的起始电压为VDD根据电流方向判断S、DTN管是漏负载级,源接地VGS=VDD,恒栅压rON0VDD-VTNVDDVDS(Vo-Vi)开始恒流区最后rON→∞开始时:VGS=VDS=VDD二、CMOS传输门单沟道MOS传输门存在两个缺点,CMOS传输门则可弥补这个不足。VDDVSSVGPVGNI/OO/IVGN=1VGP=0则导通VG

3、N=0VGP=1则截止CMOS传输门由一对互补的MOS管并联而成VGN和VGP总是互补的,幅度与输入电压相等双向传输1、传输高电平“0”VDDVi=VDDVoCLSDDSIP管:漏负载级VGSP=-VDDN管:源跟随器VGSN=VDSNrONrNrPⅡⅢⅠTN截止TP恒流rON0VTNVDD+VTNVDD(Vi-Vo)在Ⅱ区虽N管截止,但P管导通,Ⅰ、Ⅲ区两管均导通,这就克服了单沟道的两个缺点2、传输低电平N管:漏负载级P管:源跟随器§3-3开关逻辑门利用开关阵列来实现逻辑功能门的控制既可以外加控制信号源,也可以用输入变量来提供1、通道选择电路二输入通

4、道选择电路:S=0,F=AS=1,F=B2、或门A=1,TG不通,Tp通,F=1A=0,TG通,Tp不通,F=BTp只用来传输高电平,无阈值损失3、与非门、或非门或非门与非门4、异或、异或非异或异或非5、通用功能模块传输门可构成通用逻辑模块,芯片面积小,功耗低由前面分析可以看出电路结构完全相同,随着输入端和控制端所选用的变量不同可实现不同的逻辑功能二输入变量的通用功能模块:当输入端和控制端都用作变量时,存在时间问题:如当控制端的变量先于输入端的变量变化时,则在输入端会保持原来所输入的电平值,此时输入端的变量再变化则对输出没有影响,进而出现逻辑错误。所以

5、通常输入端采用固定的电平,控制端则用二变量来控制。下图中版图尺寸将增大,控制端由24,输入也为4通过改变输入端,可实现2变量的所有16种逻辑功能3-4静态CMOS电路一、CMOS门电路1、与非门和或非门●●●●AB●●●●ABVDDVDD与非门:P并N串或非门:P串N并(以N管为准)(再加1级反相器则为与门和或门)要增加输入端只要相应增加P管和N管即可。但最多不超过4个输入端,这是因为:①MOS管串联工作时,实际宽长比为W/L/NGGn+n+n+SDSDLL②衬底偏置效应的影响:上面管子的源极电位越来越高,使VT↑WK有效=K/N并联时要根据情况判定:

6、电流同时流过2个管子,K有效=2K电流只流过1个管子,K有效=K2、门电路的传输特性(取决于输入的组合情况)以双输入与非门为例:把A、B二个输入端短接,电流会流过并联的T1,T2和串联的T3和T4当把一个输入接VDD(无效),只使用一个输入端时,电流仅流过T1,T3和T4讨论:①门电路的传输特性和2个因素有关A:门电路的种类:是与非还是或非,即哪些并联,哪些串联B:输入端接法与非门P管并联,当输入管并联增加时,V*向VDD方向移动或非门N管并联,相反②实际门电路都要加缓冲级,以提高搞干扰能力,同时增加扇出能力(驱动能力对称,驱动电流↑)方法:再加二级倒

7、相器(与门和或门实为3级)缺点:延迟时间↑3、CMOS与或非门任何复合门和各种组合逻辑都可通过与非门和或非门构成与或非门可以由2个与门和一个或非门构成简化:4、三态反相器:5、三态缓冲电路S=1时,由Tp0和Tn0组成的传输门通,把Tp1的漏和Tn1的漏连上,而Tp2和Tn2都截止。组成二级反相器的缓冲电路S=0时,传输门断开,Tp2和Tn2导通,将Tp3和Tn3的栅极分别接VDD和地,呈高阻态二、CMOS触发器:1、基本RS触发器由两个CMOS或非门接成++●●QQRS●●●●●●RSQQVDD●●2、D锁存器把一对互补的输入信号送入RS触发器,并由

8、CP控制,就构成了D锁存器如用CMOS传输门和CMOS倒相器来构成D锁存器,则结构简单,占用硅

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。