ch1_SOC设计实践概述ppt课件.ppt

《ch1_SOC设计实践概述ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第1章SOC设计实践概述课程简介目标：通过实践和理论结合，掌握数字集成电路开发的基本方法、流程以及集成电路开发过程中相关工具的使用，能采用高层次设计方法设计较复杂的数字电路。SPEC.-GDSIIRTL-GDSII该课程的基础课程是《数字逻辑》、《硬件描述语言》。该课程总计48个学时。课程内容安排理论部分：设计流程可综合的Verilog语言设计与验证编码规范逻辑综合基础可测性设计静态时序分析基础布局布线等课程内容安排实验部分：SynopsysVCSLab（验证部分）SynopsysDCLab（综合部分）Synop

2、sysICCLab（版图部分）考核：大作业（文档、代码、验证、综合、布局布线等）ftp://10.128.48.3Verilog设计电路与写C程序的区别Verilog的建模层次有哪些？Verilog建模组合逻辑和时序逻辑的异同？什么是寄存器？什么是Latch？寄存器的setup/hold时间是什么？什么是同步电路，什么是异步电路？逻辑综合的概念第一节SOC设计初步数字集成电路概述设计流程介绍EDA工具介绍1数字集成电路概述历史和现状设计方法设计语言设计模式面临的挑战1.1发展历史集成度的发展摩尔定律In1965,

3、GordonMoorenotedthatthenumberoftransistorsonachipdoubledevery18to24months.Hemadeapredictionthatsemiconductortechnologywilldoubleitseffectivenessevery18monthsSemiconductor:TheRevolutionFirsttransistorBellLabs,1948Intel4004Micro-Processor19711000transistors1MHz

4、operationIntelPentiumIVprocessor200142Mtransistors1.5GHzoperationIBMcell20054GHz,90nm工艺2.34亿晶体管Intel酷睿i7处理器第四代智能英特尔®酷睿™i7处理器采用22纳米制造工艺；晶体管数量：14.8亿；核心面积：159.8平方毫米；主频：2.5GHz；Moore’slawinMicroprocessors40048008808080858086286386486Pentium®procP60.0010.010.111010

5、0100019701980199020002010YearTransistors(MT)2Xgrowthin1.96years!TransistorsonLeadMicroprocessorsdoubleevery2yearsDieSizeGrowth40048008808080858086286386486Pentium®procP611010019701980199020002010YearDiesize(mm)~7%growthperyear~2Xgrowthin10yearsDiesizegrowsby1

6、4%tosatisfyMoore’sLawFrequencyP6Pentium®proc486386286808680858080800840040.111010010001000019701980199020002010YearFrequency(Mhz)LeadMicroprocessorsfrequencydoublesevery2yearsDoublesevery2yearsPowerDissipationP6Pentium®proc486386286808680858080800840040.1110

7、100197119741978198519922000YearPower(Watts)LeadMicroprocessorspowercontinuestoincreasePowerwillbeamajorproblem5KW18KW1.5KW500W40048008808080858086286386486Pentium®proc0.111010010001000010000019711974197819851992200020042008YearPower(Watts)Powerdeliveryanddiss

8、ipationwillbeprohibitive19InternationalTechnologyRoadmapforSemiconductors1.2设计方法自底向上基本的流程优缺点集成度低，不易修复BUG效率低，周期长自顶向下基本的流程易于大规模化，是主流的设计流程结合BottomUp的设计方法1.由基本门构成各个组合与时序逻辑2.由逻辑单元组成各个独立的功能模块3.