EDA原理及VHDL实现-第8章ppt课件.ppt

《EDA原理及VHDL实现-第8章ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、设计综合和行为仿真何宾2011.09设计综合和行为仿真-本章概要本章详细介绍了设计综合和行为仿真的流程和方法。在设计综合部分，介绍了综合的概念、综合属性配置方法和综合实现，以及RTL原理图查看。在行为仿真部分，介绍了测试向量的生成、行为仿真工具、基于Modelsim软件的行为仿真和基于ISE仿真器的行为仿真的实现，同时还介绍了使用波形和VHDL语言建立测试向量的方法。设计综合和行为仿真-行为综合在集成电路设计领域，综合是指设计人员使用高级设计语言对系统逻辑功能的描述，在一个包含众多结构、功能、性能均已知的逻辑元件的逻辑单元库的支持下，将其转换成使用这些基本的

2、逻辑单元组成的逻辑网络结构实现。这个过程一方面是在保证系统逻辑功能的情况下进行高级设计语言到逻辑网表的转换，另一方面是根据约束条件对逻辑网表进行时序和面积的优化。设计综合和行为仿真-行为综合行为级综合可以自动将系统直接从行为级描述综合为寄存器传输级描述。行为级综合的输入为系统的行为级描述，输出为寄存器传输级描述的数据通路。行为级综合工具可以让设计者从更加接近系统概念模型的角度来设计系统。同时，行为级综合工具能让设计者对于最终设计电路的面积、性能、功耗以及可测性进行很方便地优化。行为级综合所需要完成的任务从广义上来说可以分为分配、调度以及绑定。设计综合和行为仿

3、真-行为综合分配包括决定系统实现所需要的各个功能组件的个数以及种类。这些组件以及资源来自采用寄存器传输级描述的元件库，包括诸如运算逻辑单元、加法器、乘法器和多路复用器等。分配同时也决定了系统中总线的数量、宽度、以及类型。设计综合和行为仿真-行为综合调度为行为级描述中的每个操作指派时间间隙，这也成为控制执行步骤。数据流从一级寄存器流向下一级寄存器并按调度所指定的执行步骤在功能单元上执行。每一个执行步骤的时间长度通常为一个时钟周期，并且在这一个执行步骤中的操作被绑定到特定寄存器传输级描述的组件上。上述这些操作都完成后，系统所完成的功能被分配到各个功能单元模块，变

4、量被存储在各个存储单元，并且不同功能单元之间的互连关系也建立起来了。在实际的PLD设计流程中，逻辑综合将使用硬件逻辑描述语言如Verilog、VHDL等描述的寄存器传输级（RTL）描述，转换成使用逻辑单元库中基本逻辑单元描述的门级网表电路。设计综合和行为仿真-XST综合工具概述当所有的设计完成，并且进行完语法检查后，就可以使用Xilinx的XST工具或Synplify工具进行综合了，综合工具使用HDL代码，然后生成支持的网表格式EDIF或NGC，然后Xilinx的实现工具将使用这些网表文件完成随后的处理过程。在ISE的主界面的处理子窗口的synthesis的

5、工具可以完成下面的任务：查看综合报告(viewSynthesisReport)查看RTL原理图（ViewRTLschematic）查看技术原理图（ViewTechnologySchematic）检查语法（CheckSyntax）产生综合后仿真模型（GeneratePost-SynthesisSimulationModel）。设计综合和行为仿真-XST综合工具概述综合工具在对设计的综合过程中，主要执行以下三个步骤：1)语法检查过程，检查设计文件语法是否有错误；2)编译过程，翻译和优化HDL代码，将其转换为综合工具可以识别的元件序列；3)映射过程，将这些可识别的

6、元件序列转换为可识别的目标技术的基本元件；设计综合和行为仿真-综合选项的设置和综合综合选项能够使设计人员根据设计的要求进行设置来影响综合行为。一种最常使用的综合选项是选择基于面积或者速度，来实现综合优化目标。其它选项包括控制触发器输出的最大扇出以及所希望的设计频率等。设计综合和行为仿真-综合选项的设置和综合根据下面的步骤进入综合选项设置：1.在源文件（Source）视图中选择stopwatch.vhd文件2.在处理(Process)视图中，用鼠标右击“Synthesis”（综合）选项，在出现的菜单中选择“Properties”(属性)。3.如图8.1所示，确

7、保在属性设置窗口下的“Propertydisplaylevel”的选项设置为“Advanced”，这允许设计者可以看到所有可用的综合属性设置；4.在图8.1的界面左侧选择“SynthesisOption”标签选项，将“NetlistHierarchy”属性设置为“Rebuild”，点击“OK”按钮。设计综合和行为仿真-综合选项的设置和综合图8.1综合属性设置窗口设计综合和行为仿真-综合选项的设置和综合准备对设计进行综合，然后生成网表（Netlist）文件，下面给出综合的步骤；1.选择stopwatch.vhd2.在“Process”（处理）子窗口中，双击“S

8、ynthesis”，开始对设计进行综合。设计综合和行