EDA原理及VHDL教材-设计实现和

《EDA原理及VHDL教材-设计实现和》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、设计实现和时序仿真何宾2011.09设计实现和时序仿真-本章概要本章首先对建立用户约束文件的方法和设计分区进行了介绍。随后，本章对ISE设计流程的实现过程进行了详细的介绍，其中包括翻译、映射和布局布线的过程。在每个实现步骤中，介绍了属性参数的设置以及查看时序报告的方法。在此基础上，对布局布线后的设计进行了时序仿真，对设计进行时序仿真分别使用了Modelsim仿真器和ISE仿真器完成。设计实现和时序仿真-实现过程概述在ISE中的实现（Implement）过程，是将综合输出的逻辑网表翻译成所选器件的底层模块与硬件原语，将设计映射到器件结构上，进行布

2、局布线，达到在选定器件上实现设计的目的。实现过程主要分为3个步骤：翻译（Translate）逻辑网表，映射（Map）到器件单元与布局布线（Place&Route）。设计实现和时序仿真-实现过程概述翻译的主要作用是将综合输出的逻辑网表翻译为Xilinx特定器件的底层结构和硬件原语。映射的主要作用是将设计映射到具体型号的器件上。布局布线的主要作用是调用Xilinx布局布线器，根据用户约束和物理约束，对设计模块进行实际的布局，并根据设计连接，对布局后的模块进行布线，产生PLD配置文件。设计实现和时序仿真-继续前面的设计前几章仿真设计的秒表系统，包括5

3、个输入：CLK，RESET，LAP_LOAD，MODE和SRTSTP。如果已经通过原理图或HDL输入创建了工程，并设计输入了源文件和EDIF网表文件。创建UCF文件的步骤：1、在SourceTab选项卡中，选择顶层文件stopwatch；2、选择Project→NewSource，选择ImplementationConstraintsFile；3、输入stopwatch.ucf作为文件名，单击Next；4、在列表中选择stopwatch文件作为UCF的约束对象文件（UCF一般情况下是对顶层文件的约束），单击Next，最后单击Finish。设计实

4、现和时序仿真-设计实现过程如果从这章开始设计，需要下载Xilinx提供的前面综合后的设计文件，在ISE中创建一个功能，并且把设计文件添加到工程中。1、解压缩文件wtut_edif.zip到空的工作目录下；2、在Zip文件中包含表9.1所给出的文件设计实现和时序仿真-设计实现过程3、打开ISE在ISim仿真器界面的工作台窗口下的ISim>提示符后面输入ise在PC机上，选择开始->所有程序->XilinxISEDesignSuite11->ISE->ProjectNavigator。设计实现和时序仿真-设计实现过程4、创建一个新的工程，然后添加E

5、DIF网表：1）选择File->NewProject2）输入EDIF_Flow作为工程名3）选择EDIF作为top_levelSourceType(顶层源文件类型)4）点击“Next”按钮5）选择stopwatch.edf作为输入设计文件6）选择stopwatch.ucf作为约束文件7）点击“Next”按钮设计实现和时序仿真-设计实现过程8）选择下面：--DeviceFamily:Spartan3a--Device:xc3s700a--SpeedGrade:-4--package:fg4849）其它属性设置为默认值10）点击“Next”按钮11

6、）点击“Finish”按钮12）复制timer_preset.ngc到EDIF_Flow目录中在Source标签下，选择顶层模块，stopwatch.edf或者stopwatch.edn，这使设计可以被实现（implement）。设计实现和时序仿真-设置实现属性参数实现属性决定了软件映射，布局布线及优化过程。这一部分介绍如何在设计实现中设置其属性的过程，下面给出了设置属性的步骤和方法：1、在SourceTab选项卡中，选择顶层文件stopwatch；2、在Processes选项卡中，右键单击ImplementDesign；3、选择右键菜单栏中的

7、Properties选项，ProcessesProperties对话框提供了Translate（翻译），Map（映射），PlaceandRoute（布局布线），TimingReport（时序报告）等属性，注意设计实现中不同方面的属性类型；设计实现和时序仿真-设置实现属性参数4、如图9.1，在对话框的右下角，设置属性的显示级别为Advanced，这个全局性的设置，可看到所有可用的属性；5、点击Place&RouteProperies分类。6、修改Place&RouteEffortLevel(Overall)为High，该属性提高布局布线时的努力级

8、别。设计实现和时序仿真-设置实现属性参数设计实现和时序仿真-创建时序约束用户约束文件（UCF）提供了一个无需回到设计输入工具就能约束逻辑设计的构造方法