2019年内存知识概述ppt课件.ppt

《2019年内存知识概述ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、内存知识概述内存的演化SDRAMDDR1DDR2DDR3SDRAM（SynchronousDRAM）的中文名字是“同步动态随机存储器”，它是PC100和PC133规范所广泛使用的内存类型，其接口为168线的DIMM类型(这种类型接口内存插板的两边都有数据接口触片)。SDRAM（SynchronousDRAM）内核频率时钟频率数据传输速率SDRAM的信号电平为LVTTL,工作电压3.3V,属于单端信号。对于同步存储器件，有三个与工作速率相关的重要指标：内核工作频率、时钟频率、数据传输速率。对于SDRAM而言，它的这三个速率是一

2、样的。SDRAM最高速率可达200MHz，设计中常用的速率有100MHz、133MHz、167MHz。SDRAM存储空间被分为若干逻辑块(BANK)，取址时，首先需要提供BANK地址以找到待操作的逻辑块，然后需要提供行地址和列地址以在该BANK内定位存储单元。因此，在器件资料上，SDRAM存储容量的定义方式是:地址数×位宽×BANK数。由于行地址和列地址选择处于SDRAM操作的不同阶段，因此，行地址和列地址信号线可被相互利用。SDRAM（SynchronousDRAM）BANK数地址数位宽SDRAM（SynchronousD

3、RAM）由上面各信号线的条数可计算出,BANK数为2^1=2,位宽=16，地址数为2^11×2^8=2^19=512K,与数据手册所给出的相一致。引脚介绍SDRAM（SynchronousDRAM）基本操作SDRAM（SynchronousDRAM）SDRAM的基本操作方式有以下几种：空操作NOP、激活操作ACT、读操作WRITE、预充电操作PRECHARGE、自刷新操作SELFREFRESH、配置寄存器操作LOADMODEREG等。各操作方式是通过CS#、RAS#、CAS#和WE#这几根信号线的各种组合状态组合而选择的。基

4、本操作SDRAM（SynchronousDRAM）命令名称CS#RAS#CAS#WE#命令禁止（NOP:Commandinhibit）HXXX空操作（NOP：Nooperation）LHHH激活操作（ACT：Selectbankandactiverow）LLHH读操作（READ：Selectbankandcolumn,andstartREADburst）LHLH写操作（WRITE：Selectbankandcolumn,andstartWRITEburst）LHLL突发操作停止（BTR：Burstterminate）LHHL

5、预充电（PRE：Deactiverowinbankorbanks）LLHL自动刷新或自我刷新（REF：Autorefreshorselfrefresh）LLLH配置模式寄存器（LMR：Loadmoderegister）LLLLACT激活操作SDRAM（SynchronousDRAM）对SDRAM存储单元的取址需提供三个参数：BANK地址、行地址和列地址。ACT操作时，存储器控制器发出其中两个址:BANK地址和行地址，以便激活待操作的“行”。第三个参数，即列地址，将在READ或者WRITE操作中指定。此时，片选信号CS#和行选

6、通信号RAS#需有效，列选通信号CAS#和写使能信号WE#无效。在时钟的上升沿采样到行地址和BANK地址。READ读操作SDRAM（SynchronousDRAM）存储器控制器利用READ操作发出读指令，同时发出两个地址:BANK地址和列地址。READ操作的目的有两个，其一是发出读命令，其二是在地址总线上发出列地址。此时，片选信号CS#和列选通信号CAS#需有效，行选通信号RAS#和写使能信号无效WE#。在时钟的上升沿采样到列地址和BANK地址。READ参数SDRAM（SynchronousDRAM）1.RAStoCASde

7、lay,即RAS#信号有效后到CAS#信号有效，这之间的延时。在ACT指令选定待操作的行后，需要延时，才能切换到对列的选择。READ参数SDRAM（SynchronousDRAM）2.CLCASLatency,即CAS潜伏期参数。READ指令发出后，存储器根据采样得到的行地址和列地址，将对应存储单元的数据放大，以便传输到数据总线上，这个过程所消耗的延时称为CL。因此，从READ指令发出到数据总线上出现第一个数据，这之间的延时定义为CL。WRITE写操作SDRAM（SynchronousDRAM）WRITE操作与READ操作类

8、似，不同点在于WRITE时，需要有效WE#信号WRITE参数SDRAM（SynchronousDRAM）1.WriteRecoveryTime,写回时间，是指SDRAM将数据总线上待写入的数据导入内部存储单元所需要的时间。BURST突发操作SDRAM（SynchronousDRAM）目前内