第2章 可编程逻辑器件的设计ppt课件.ppt

《第2章 可编程逻辑器件的设计ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章可编程逻辑器件的设计2.1可编程逻辑器件的设计流程2.2在系统可编程技术2.3边界扫描技术2.1可编程逻辑器件的设计流程可编程逻辑器件的设计是指利用开发软件和编程工具对器件进行开发的过程。高密度可编程逻辑器件的设计流程如图2.1所示，它包括设计准备、设计输入、设计处理和器件编程四个步骤以及相应的功能仿真(前仿真)、时序仿真(后仿真)和器件测试三个设计验证过程。图2.1高密度可编程逻辑器件的设计流程2.1.1设计准备在对可编程逻辑器件的芯片进行设计之前，首先要进行方案论证、系统设计和器件选择等设计准备工作。设计者首先要根据任务要求，如

2、系统所完成的功能及复杂程度，对工作速度和器件本身的资源、成本及连线的可布性等方面进行权衡，选择合适的设计方案和合适的器件类型。数字系统设计有多种方法，如模块设计法、自项向下(Top―Down)设计法和自底向上设计法等等。自顶向下设计法是目前最常用的设计方法，也是基于芯片的系统设计的主要方法。它首先从系统设计入手，在顶层进行功能划分和结构设计，采用硬件描述语言对高层次的系统进行描述，并在系统级采用仿真手段验证设计的正确性，然后再逐级设计低层的结构。由于高层次的设计与器件及工艺无关，而且在芯片设计前就可以用软件仿真手段验证系统方案的可行性，因

3、此自顶向下的设计方法有利于在早期发现结构设计中的错误，避免了不必要的重复设计，提高了设计的一次成功率。自顶向下的设计采用功能分割的方法从顶向下逐次进行划分。在设计过程中采用层次化和模块化将使系统设计变得简洁和方便。层次化设计是分层次、分模块地进行设计描述。描述器件总功能的模块放在最上层，称为顶层设计；描述器件某一部分功能的模块放在下层,称为底层设计；底层模块还可以再向下分层，这种分层关系类似于软件设计中的主程序和子程序的关系。层次化设计的优点一是支持模块化，底层模块可以反复被调用，多个底层模块也可以同时由多个设计者同时进行设计，因而提高了

4、设计效率；其次模块化设计比较自由，它既适合于自顶向下的设计，也适合于自底向上的设计。2.1.2设计输入设计者将所设计的系统或电路以开发软件要求的某种形式表示出来，并送入计算机的过程称为设计输入。设计输入通常有以下几种方式：1.原理图输入方式这是一种最直接的设计描述方式，它使用软件系统提供的元器件库及各种符号和连线画出原理图，形成原理图输入文件。这种方式大多用在对系统及各部分电路很熟悉的情况，或在系统对时间特性要求较高的场合。当系统功能较复杂时，原理图输入方式效率低，它的主要优点是容易实现仿真，便于信号的观察和电路的调整。2.硬件描述语言输

5、入方式硬件描述语言是用文本方式描述设计，它分为普通硬件描述语言和行为描述语言。普通硬件描述语言有ABEL―HDL#,CUPL等，它们支持逻辑方程、真值表、状态机等逻辑表达方式。行为描述语言是目前常用的高层硬件描述语言，有VHDL和Verilog―HDL等，它们都已成为IEEE标准，并且有许多突出的优点：如语言与工艺的无关性，可以使设计者在系统设计、逻辑验证阶段便确立方案的可行性；又如语言的公开可利用性，使它们便于实现大规模系统的设计等；同时硬件描述语言具有很强的逻辑描述和仿真功能，而且输入效率高，在不同的设计输入库之间转换非常方便。因此，

6、运用VHDL,Verilog―HDL硬件描述语言设计已是当前的趋势。3.波形输入方式波形输入主要用于建立和编辑波形设计文件以及输入仿真向量和功能测试向量。波形设计输入适合用于时序逻辑和有重复性的逻辑函数。系统软件可以根据用户定义的输入/输出波形自动生成逻辑关系。波形编辑功能还允许设计者对波形进行拷贝、剪切、粘贴、重复与伸展，从而可以用内部节点、触发器和状态机建立设计文件，并将波形进行组合，显示各种进制的状态值，还可以通过将一组波形重叠到另一组波形上，对两组仿真结果进行比较。2.1.3设计处理这是器件设计中的核心环节。在设计处理过程中，编译

7、软件将对设计输入文件进行逻辑化简、综合和优化，并适当地用一片或多片器件自动地进行适配，最后产生编程用的编程文件。1.语法检查和设计规则检查设计输入完成之后，在编译过程中首先进行语法检验，如检查原理图有无漏连信号线，信号有无双重来源，文本输入文件中关键字有无输错等各种语法错误，并及时列出错误信息报告供设计者修改；然后进行设计规则检验，检查总的设计有无超出器件资源或规定的限制并将编译报告列出，指明违反规则情况以供设计者纠正。2.逻辑优化和综合化简所有的逻辑方程或用户自建的宏，使设计所占用的资源最少。综合的目的是将多个模块化设计文件合并为一个网

8、表文件，并使层次设计平面化(即展平)。3.适配和分割确定优化以后的逻辑能否与器件中的宏单元和I/O单元适配，然后将设计分割为多个便于适配的逻辑小块形式映射到器件相应的宏单元中。如果整个设计不能