第8章可编程逻辑器件ppt课件.ppt

第8章可编程逻辑器件ppt课件.ppt

ID:59211148

大小:463.00 KB

页数:33页

时间:2020-09-26

第8章可编程逻辑器件ppt课件.ppt_第1页
第8章可编程逻辑器件ppt课件.ppt_第2页
第8章可编程逻辑器件ppt课件.ppt_第3页
第8章可编程逻辑器件ppt课件.ppt_第4页
第8章可编程逻辑器件ppt课件.ppt_第5页
资源描述:

《第8章可编程逻辑器件ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、8.1概述8.2现场可编程逻辑阵列(FPLA)8.3可编程阵列逻辑(PAL)84通用阵列逻辑(GAL)第八章可编程逻辑器件(PLD)8.1概述一、数字系统的实现方法:通用型SSI、MSI、LSI----模块化设计方法专用集成电路(ASIC)——能把所设计的数字系统做成一片大规模集成电路,体积小、重量轻、功耗低,可靠性高。可编程逻辑器件(PLD)PROMPLAPALGAL低密度可编程逻辑器件(LDPLD)EPLDCPLDFPGA高密度可编程逻辑器件(HDPLD)可编程逻辑器件(PLD)按集成密度分二、可编程逻辑器件分类基于与/或阵列结构的器件(PROM、PLA、PAL、G

2、AL、CPLD、EPLD)基于门阵列结构的器件(FPGA)熔丝和反熔丝编程;如:Actel的FPGA器件SRAM;如:Xilinx的FPGA器件UVEPROM;大多数的EPLD器件EEPROM器件;GAL、CPLD器件按编程工艺分按结构分三、PLD的一般结构表一四种PLD电路的结构特点类型与阵列或阵列输出方式PROM固定可编程TS,OCFPLA可编程可编程TS,OC,H,LPAL可编程固定TS,I/O,寄存器GAL可编程固定可编程四、PLD电路惯用画法PLD的互补输出缓冲器PLD的三态输出缓冲图PLD的与门表示法PLD的或门表示法×PLD的与门缺省表示法8.2*现场可编

3、程逻辑阵列(FPLA)现场可编程逻辑阵列FPLA由可编程的与逻辑阵列和可编程的或逻辑阵列以及输出缓冲器组成一、FPLA与ROM的比较1)电路结构极为相似,都是由一个与逻辑阵列、一个或逻辑阵列和输出缓冲器组成。2)ROM的与逻辑阵列是固定的,而FPLA的与逻辑阵列是可编程的。3)ROM的与逻辑阵列将输入变量的全部最小项都译出了,而FPLA的与逻辑阵列只产生所需要的少得多的乘积项。PROM的基本结构FPLA的基本结构8.3可编程阵列逻辑(PAL)一、PAL的特点PAL器件由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。它采用双极型工艺制作,熔丝编程方式。二、PA

4、L的基本电路结构三、PAL的五种输出电路结构1)专用输出结构a.其输出端是一个与或门、与或非门或者是互补输出结构;b.其共同特点是所有设置的输出端只能用作输出使用;c.该结构的PAL器件只能用来产生组合逻辑函数。2)可编程输入/输出结构输出端是一个具有可编程控制端的三态缓冲器,控制端由与逻辑阵列的一个乘积项给出。同时。输出端有经过一个互补输出的缓冲器反馈回与逻辑阵列。3)寄存器输出结构a.该结构在输出三态缓冲器和与-或逻辑阵列的输出之间串进了由D触发器组成的寄存器。同时,触发器的状态又经过互补输出的缓冲器反馈回与逻辑阵列的输入端。b.该结构不仅可以存储与或逻辑阵列的输出

5、的状态,而且能很方便的组成各种时序逻辑电路。四、PAL的应用用PAL16R4实现四位循环码计数器(P320)五、PAL器件使用时的优缺点PAL选定芯片型号后,其输出结构就选定;PAL有20多种不同的型号可供用户使用;PAL器件的出现为数字电路的研制工作和小批量产品的生产提供了很大的方便;PAL采用的是双极型熔丝工艺,只能一次性编程;PAL输出方式是固定的,不能重新组态,因而编程灵活性较差。8.4通用阵列逻辑(GAL)一、GAL的特点1、GAL采用电可擦除的CMOS(E2CMOS)工艺制造,可反复多次编程;2、GAL采用可编程的输出逻辑宏单元OLMC(OutputLogi

6、cMacroCell),输出组态灵活,具有很强的通用性;3、GAL具有加密功能。二、GAL的电路结构1、常用的GAL器件有GAL16V8和GAL22V10两种系列,它们的结构基本相同;2、GAL16V8有一个32*64位的可编程与逻辑阵列;3、GAL16V8有8个输出逻辑宏单元(OLMC);4、10个输入缓冲器,8个三态输出缓冲器和8个反馈/输入缓冲器;5、32列表示有16个输入变量,64行表示有64个乘积项,共有2048个可编程点;6、组成“或”逻辑阵列的8个或门分别包含于8个OLMC中,每一个OLMC固定连接8个乘积项,不可编程。三、GAL的输出逻辑宏单元(OLMC

7、)1、OLMC中的或门完成或操作,有8个输入端,固定接收来自“与”逻辑阵列的输出,或门输出端只能实现不大于8个乘积项的与-或逻辑函数;2、或门的输出信号送到一个受XOR(n)信号控制的异或门,完成极性选择,当XOR(n)=0时,异或门输出与输入(或门输出)同相,当XOR(n)=1时,异或门输出与输入反相;3、OLMC中的四个多路选择器分别是输出数据选择器OMUX、乘积项数据选择器PTMUX、三态数据选择器TSMUX和反馈数据选择器FMUX,它们在控制信号AC0和AC1(n)的作用下,可实现不同的输出电路结构形式。四、OLMC的五种工作模

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。