浙江师范大学《EDA技术》试卷12年.doc

《浙江师范大学《EDA技术》试卷12年.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、浙江师范大学《EDA技术与应用》考试卷（A卷）一、改错题（每小题5分，4小题，共20分）下列VHDL描述是完整功能的电路，每个描述至少有一个错误，请指出错误原因并加以改正。1.文件名为：D:/EDAP/correct/MUX41.vhdENTITYMUX41ISPORT(SEL:inBIT_VECTOR(1DOWNTO0);DATA:inBIT_VECTOR(3DOWNTO0);Y:OUTBIT);ENDENTITYMUX41;ARCHITECTUREARTOFMUX41ISBEGINCASESELISW

2、HEN"00"=>Y<=DATA(0);WHEN"01"=>Y<=DATA(1);WHEN"10"=>Y<=DATA(2);WHEN"11"=>Y<=DATA(3);ENDCASE;ENDARCHITECTUREART;2.文件名为：D:/EDAP/correct/clk_div8.vhdlibraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityclk_div8isport(clk_in:instd_logic;

3、clk_out:outstd_logic);endclk_div8;architectureaofclk_div8issignalcnt:std_logic:=(others=>'0');signaldly:std_logic;beginprocess(clk_in)beginif(clk_in'eventandclk_in='1')thendly<=cnt(3);cnt<=cnt+1;endif;endprocess;clk_out<=dlyxorcnt(3);enda;3.文件名为：D:/EDAP/c

4、orrect/triple_buffer.vhdLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYtriple_bufferISPORT(datain,en:INBIT;Dataout:OUTBIT);ENDENTITYtriple_buffer;ARCHITECTUREtri_GOFtriple_bufferISBEGINPROCESS(datain,en)BEGINIF(en='1')THENdataout<=datain;ELSEdataout<='Z';EN

5、DIF;ENDPROCESS;ENDARCHITECTUREtri_G;4.文件名为：D:/EDAP/correct/cy_dffa.vhdLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYcydffaISPORT(clk,clr,datain:INSTD_LOGIC;dataout:OUTSTD_LOGIC);ENDENTITYcydffa;ARCHITECTUREbehaveOFcydffaISBEGINPROCESS(clk,clr)BEGINIF(clr='

6、1')THENdataout<='0';ELSEIF(clk'EVENTANDclk='1')THENdataout<=datain;ENDIF;ENDPROCESS;ENDbehave;二、填空题（每小格2分，10空格，共20分）1.有一分频电路，其VHDL描述如下，内有两个进程，P1进程的功能是将6MHz的输入分频成200Hz脉冲信号，P2进程是将200Hz分频为2Hz的脉冲信号。存放目录和文件名为D:/EDAP/test/sec_gen.vhd，阅读程序并根据前后逻辑关系填写空格内的语句。LIBRA

7、RYIEEE;USEIEEE.STD_LOGIC_1164.ALL;(1);ENTITYsec_genISPORT(clk_in:INSTD_LOGIC;clk200hz:OUTSTD_LOGIC;clk1s:OUTSTD_LOGIC);ENDsec_gen;ARCHITECTUREartOFsec_genISSIGNALclk_200:STD_LOGIC;SIGNALclkout:STD_LOGIC;SIGNALcp:STD_LOGIC;SIGNAL(2);BEGINpl:PROCESS(clk_in)

8、variablecnt:integerrange0to30000;beginifclk_in'eventandclk_in='1'thenifcnt=(3)thenclk_200<=notclk_200;cnt:=0;else(4);endif;endif;clkout(5);ENDPROCESSpl;clk200hz<=clk_200;p2:PROCESS(clkout)BEGINIF(6)THEN--上升沿IFcount=