第三章集成逻辑门ppt课件.ppt

《第三章集成逻辑门ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第三章集成逻辑门3.1晶体管的开关特性3.3CMOS电路3.2TTL集成逻辑门下一页前一页退出3.4VHDL描述逻辑门电路3.1晶体管的开关特性下一页前一页退出1、静态特性二极管加正向电压时导通，伏安特性很陡，压降很小（硅管：0.7V，锗管0.3V），可以近似看作是一个闭合的开关二极管加反向电压时截止，截止后的伏安特性具有饱和特性（反向电流几乎不随反向电压的增大而增大）且反向电流很小（nA级），可以近似看作是一个断打开的开关伏安特性0uDiD导通时的等效电路截止时的等效电路+--+一、二极管的开关特性存储时间2、动态特性当uD为一矩形电压时电流波形的不够

2、陡峭（不理想）tt00渡越时间漏电流iDuDuDiD上升时间二极管VD的电流的变化过程上升时间：二极管从截止到导通所需的时间。VDR反相恢复时间：二极管从导通到截止所需要的时间，等于存储时间＋渡越时间，其值远远大于上升时间，二极管的速度主要取决于反相恢复时间。在数字电路中工作在饱和区或截止区——开关状态。下面以NPN硅管为例进行分析iCuouOuiiBTRcRBUCC二、三极管的开关特性ui=uiL≈0iB=0ic≈0uo≈uccui=uiHiB＞iC/βUo=ucES≈0三极管开关等效电路ube≥0.7VS闭合ube＜0.7VS断开S定义饱和深度：临界

3、饱和基极电流：可靠饱和条件为：iB≥IBS1、三极管的开关特性2、三极管的动态开关特性当基极施加一矩形电压uI时截止到饱和所需的时间称为开启时间ton，它基本上由三极管自身决定。iCuCEuIiBTRcRBUCCuOiC、uO波形不够陡峭，iC、uO滞后于uI，即三极管在截止与饱和状态转换需要一定的时间。这是由三极管的结电容引起的，内部载流子的运动过程比较复杂。uIiCuOUILUILICS0UccUCEStontoff饱和到截止所需的时间称为关闭时间toff，它与饱和深度S有直接关系，S越大toff越长。3.2TTL集成逻辑门工作原理：（1）当A、B、

4、C全接为高电平5V时，二极管D1～D3都截止，而D4、D5和T导通，且T为饱和导通，VL=0.3V，即输出低电平。（2）A、B、C中只要有一个为低电平0.3V时，则VP≈1V，从而使D4、D5和T都截止，VL=VCC=5V，即输出高电平。所以该电路满足与非逻辑关系，即：一、DTL与非门1、TTL与非门的基本结构输入级输入级由多发射极晶体管T1和基极电组Rb1组成。多发射极三极管在功能上相当于三个三极管的并联运用。5VbceCeBeAbceCeBeA二、TTL与非门中间级中间级是放大级，由T2、Rc2和Re2组成.输出级输出级：由T3、T4和Rc4、D组成

5、T3、T4在输入信号的作用下，轮流导通，一个导通，另一个截止。叫做推拉输出级。2．TTL与非门的逻辑关系（1）输入全为高电平3.6V时。实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。由于T2饱和导通，VC2=1V。T4和二极管D都截止。由于T3饱和导通，输出电压为：VO=VCES3≈0.3V该发射结导通，VB1=1V。T2、T3都截止。（2）输入有低电平0.3V时。实现了与非门的逻辑功能的另一方面：输入有低电平时，输出为高电平。忽略流过RC2的电流，VB4≈VCC=5V。由于T4和D导通，所以：VO≈VCC－VBE4－VD=5－0.7－0.

6、7=3.6（V）综合上述两种情况，该电路满足与非的逻辑功能，即：1V0.4V下一页前一页退出3、TTL与非门提高工作速度的原理（1）采用多发射极三极管加快了存储电荷的消散过程。当输入全接3.6V时：Vb1=1.4V时：T1管集电结，T2管发射结导通。正向驱动电流很大，T2管快速饱和。当输入中有一个由基极电流ib1流向低电平输入端。多射极管工作放大状态。ic1=βib1=-ib2-ib2是T2管的反向驱动电流。使T2管快速截止，缩短了开关时间。多射极管的优点：对T2管提供很大的反向驱散电流，使T2管很快由饱和转变为截止。T1R1RC3.6VT2VCC下一页

7、前一页退出（2）采用了推拉式输出级当T4、D导通时，射极输出，输出阻抗小；当T3导通时，T3为深度饱和，输出阻抗也小小；故TTL电路的负载能力强，当遇到容性负载是，其冲放电速度快。另当T2截止时，T4饱和，这样导致T3上由一个很大的瞬时大集电极电流，促使T3迅速退出饱和状态转向截止。下一页前一页退出三、TTL与非门的主要外部特性1、电压传输特性输出电压随输入电压变化的关系曲线。VI从0开始增加，测量相应的输出电压。VO=f(VI)VI<0.6V以前：T1深饱和，T2、T4截止，VO=3.6V电路处于关态，对应a、b段截止区。=0.1+VI<0.7VVC1

8、=Vces1+VI测试电路截止区T1T2T3T4D4VCC(5V)FVIab电压