第三章 集成逻辑门.ppt

《第三章 集成逻辑门.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第三章集成逻辑门主要内容3.1晶体管的开关特性3.2TTL集成逻辑门3.3ECL集成逻辑门与I2L电路3.4MOS逻辑门3.5CMOS电路1一、按集成电路规模分类集成度：每块集成电路芯片中包含的元器件数目小规模集成电路(SmallScaleIC，SSI)中规模集成电路(MediumScaleIC，MSI)大规模集成电路(LargeScaleIC，LSI)超大规模集成电路(VeryLargeScaleIC，VLSI)特大规模集成电路(UltraLargeScaleIC，ULSI)巨大规模集成电路(GiganticScaleIC，GSI）2集成电路

2、规模的划分3二、按集成工艺分类工艺类型电源消耗速度封装电阻晶体管逻辑（RTL）高低分粒二极管晶体管逻辑（DTL）高低分粒,SSI晶体管晶体管逻辑（TTL）中中SSI,MSI发射极耦合逻辑（ECL）高高SSI,MSI,LSI负金属氧化物半导体（pMOS）中低MSI,LSI正金属氧化物半导体（nMOS）中中MSI,LSI,VLSI互补金属氧化物半导体（CMOS）低中SSI,MSI,LSI,VLSI镓砷化物（GaAs）高高SSI,MSI,LSI4三、门电路概述正逻辑：用高电平表示逻辑1，用低电平表示逻辑0。负逻辑：用低电平表示逻辑1，用高电平表示逻辑

3、0。用以实现基本逻辑运算和复合逻辑运算的单元电路统称为门电路1、门电路2、正、负逻辑本课件中，全部采用正逻辑。基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。53.1晶体管的开关特性3.1.1二极管开关应用电路（1）限幅电路。A．串联下限限幅器工作原理：①当VI>VREF1时，D，VO≈VI②当VI

4、体管的开关特性B．二极管串联双向限幅器73.1晶体管的开关特性C．二极管并联下限限幅器注意：①串联限幅器是利用D的截止实现限幅，导通实现信号传送的，其特点是VO与VI有一定差异0.6~0.7V，但VO有较强的驱动力。②并联限幅器是利用D的导通实现限幅的，截止实现信号传送的，其特点是当RL很大时VO≈VI，驱动能力弱。③如果将D反接，就是限幅电平为VREF1的上限限幅器。83.1晶体管的开关特性D．二极管并联双向限幅器93.1晶体管的开关特性（2）钳位电路钳位：将脉冲波形的顶部或底部钳定在某一电平上。注意：要改变钳位电平，可在D支路中串接电源VR

5、EF如图3-1-10103.1晶体管的开关特性3.1.2晶体三极管开关特性1．T稳态开关特性（1）截止区(条件：VIVth且VI≈Vth)VB>≈VE+Vth，VB>Vth)VB>VE+Vth，VB>VCiB>IBS=(VCC-VCES)/βRCVO=VCES≈0iC=(VCC-VCES)/RC≈VCC/RCT定义：S=iB/IBS为饱和系

6、数113.1晶体管的开关特性2．T瞬态开关特性T在脉冲波形的作用下，也存在电荷的累积和消失,该过程类似电容的充放电,所以需要时间。延迟时间td：从正跳沿至iC上升到0.1ICS的时间。上升时间tr：iC从0.1ICS到0.9ICS所需的时间。存储时间ts：从负跳沿开始到iC下降到0.9ICS的时间。下降时间tf：iC从0.9ICS下降至0.1ICS所需的时间。12(1)晶体三极管开启时间ton:ton=td+tr通常td<

7、off的总和称为三极管的开关时间。一般为几到几十毫微秒量级。13第三章集成逻辑门主要内容3.1晶体管的开关特性3.2TTL集成逻辑门3.3ECL集成逻辑门与I2L电路3.4MOS逻辑门3.5CMOS电路143.2TTL集成逻辑门DTL集成逻辑门早期的双极型集成逻辑门采用的是D-T电路的形式.其速度较低,以后发展成T-T电路.153.2TTL集成逻辑门VB1VB2ABC3.2.1TTL集成逻辑门16TTL与非门电路输入级由多发射极晶体管T1和基极电组R1组成，它实现了输入变量A、B、C的与运算输出级：由T3、T4、T5和R4、R5组成其中T3、

8、T4构成复合管，与T5组成推拉式输出结构。具有较强的负载能力中间级是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分别提供两个相位相