FPGA门级结构及其时序基础资料课件.ppt

FPGA门级结构及其时序基础资料课件.ppt

ID:58884643

大小:2.18 MB

页数:77页

时间:2020-09-30

FPGA门级结构及其时序基础资料课件.ppt_第1页
FPGA门级结构及其时序基础资料课件.ppt_第2页
FPGA门级结构及其时序基础资料课件.ppt_第3页
FPGA门级结构及其时序基础资料课件.ppt_第4页
FPGA门级结构及其时序基础资料课件.ppt_第5页
资源描述:

《FPGA门级结构及其时序基础资料课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、FPGA门级结构及其时序约束与分析基础江苏大学电气信息学院赵不贿灭曰槐涛动糟浸疑苔坐污烤挥架掖佳蜜塘傀汐宙辜尚均拄黍馋凋仑卒要鳃FPGA门级结构及其时序基础FPGA门级结构及其时序基础1常用设计约束种类时序约束:规范设计的时序行为,表达设计者期望满足的时序条件,指导综合和布局布线阶段的优化方法等。区域与位置约束:主要指芯片I/O引脚位置,以及指导工具在芯片特定的物理区域进行布局布线。其他约束:目标芯片型号、电气特性等。时序约束的作用:提高设计的工作频率;获得正确的时序报告。霹网藻庭褪软视睫硕刘供

2、差昧各茨率戎剥凶钟假就闰哪萄砾澄问遇磷娘月FPGA门级结构及其时序基础FPGA门级结构及其时序基础2几种常见的时序约束的基本概念1.周期与最高频率:通常指时钟所能达到的最高工作频率。2.时钟建立时间tsu:指时钟到达前,数据和使能信号已经准备好的最小时间间隔。3.时钟保持时间th:指能保证有效时钟沿正确采样的数据和使能信号在时钟沿之后的最小稳定时间间隔。4.时钟输出延时tco:指从时钟有效沿到数据有效输出的最大时间间隔。5.引脚到引脚的延时tpd:信号从输入管脚进来到达输出管脚的最大时间间隔。6

3、.Slack:是否满足时序的称谓。正的Slack表示满足时序,负的Slack表示不满足时序。7.时钟偏斜(clockshew):指一个同源时钟到达两个不同的寄存器时钟端的时间差别。营斟崇智逐辙旬惯翌噶瓤颐去哨带垫鹃检伏跟蚜剃挎冗眼财腾辉棺搐戳护FPGA门级结构及其时序基础FPGA门级结构及其时序基础3主题FPGA优势FPGA结构SRAM与Flip-Flop门级结构FPGA设计流程FPGA时序路径FPGA时序基础SRAM结构Flip-Flop结构从引脚到引脚从输入到寄存器从寄存器到输出从寄存器到寄

4、存器输入延时约束输出延时约束寄存器延时约束FPGA优势到寇例誓情赢每森舷鸡意萄伯送袋置甘鲜肮澄马傲痊尔筋瓜辫丈求苹急黑FPGA门级结构及其时序基础FPGA门级结构及其时序基础4FPGA优势FPGA之所以流行,关键在于只要通过合适的编程,它就可以实现任意电路。相对于VLSI(超大规模集成电路)和MPGA(掩模可编程门阵列)等定制技术,使用标准FPGA有两个重要的优点:降低一次性费用(NRE)缩短上市时间移搞谎便霍雹开穗睹庶粕磷民屿埃候醇炼贿适漾遣蝇寐猿窍凛咳周溉确烁FPGA门级结构及其时序基础FP

5、GA门级结构及其时序基础5一般地,生产第一款芯片的一次性费用需要10万到25万美元,相反,只要对FPGA编程就可以实现用户所需的功能,这样用户就不需要支付一次性费用。这使得FPGA成为中小量产规模电路设计最廉价的实现方法。然而,FPGA也为可编程特性付出了代价。在MPGA(掩模可编程门阵列)和VSLI中,电路时用金属线互联的,FPGA却一定要通过可编程开关来连接电路,这些开关比金属线的电阻大,从而引入的大量的分布电容和寄生电容。实现同一功能,FPGA面积也要比MPGA大得多(约10倍),速度却是

6、MPGA的1/3。由于FPGA市场竞争激烈,FPGA的供应商正努力寻找更好的结构以获得速度和密度上的优势。FPGA优势砂元适难痰蒂压嗣居禹妈镣英恨练匈毫其改颂帅洗碾柒振暴倔向蜕篙恶蔡FPGA门级结构及其时序基础FPGA门级结构及其时序基础6主题FPGA优势FPGA结构SRAM与Flip-Flop门级结构FPGA设计流程FPGA时序路径FPGA时序基础SRAM结构Flip-Flop结构从引脚到引脚从输入到寄存器从寄存器到输出从寄存器到寄存器输入延时约束输出延时约束寄存器延时约束FPGA结构醒豫某囱

7、里趣寺扎奏导吞教妹旬穗逗牌农斧廉隋巢恩头舟钾秉恿诽漂君雄FPGA门级结构及其时序基础FPGA门级结构及其时序基础7FPGA结构XilinxFPGA芯片的基本结构坑叫听叠讶蹬侄知磷拓锋鼓裴诅顶伙拙悬璃柞胎锅颓韵芦焚滴哼稽郑桌鸯FPGA门级结构及其时序基础FPGA门级结构及其时序基础8FPGA结构(岛形FPGA结构)逻辑单元块连接盒开关盒可编程布线资源被配置成逻辑单元块之间或者从逻辑单元块到输入/输出端口所需要的连接。世没许万骸恰慨甲荣定米怪牟枣苹箱蕴蓬撂蜡沂激矿证洱喷墟胆出诬印箭FPGA门级结构及

8、其时序基础FPGA门级结构及其时序基础9FPGA结构FPGA芯片内部H型时钟树结构目的:保证时钟到达不同寄存器的时间同步,必要时采用锁相环阁橱韧弹发弗捍份阁侵亭园绞脱剃候道行膝类哑脐浓阳同愧梨贡柱潜诬疗FPGA门级结构及其时序基础FPGA门级结构及其时序基础10FPGA结构QuartusII中Floorplan及其放大图两条白色的纵向线是其DSP资源,而7条绿色的纵向线是其片内RAM资源,在这之间的浅蓝色部分是数量众多的LE资源卫憎苦野脉土卢雀蕊献痉缕齿硼路粘毡按饿磨焊蒲磅田伎器羊庇友墟耽说FP

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。