FPGA时序约束方法

《FPGA时序约束方法》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、FPGA时序约束方法课程安排•时序约束的目的•时序约束的内容•XilinxFPGA时序约束方法•AlteraFPGA时序约束方法•时序约束的原则2课程安排•时序约束的目的•时序约束的内容•XilinxFPGA时序约束方法•AlteraFPGA时序约束方法•时序约束的原则3时序约束•规范设计的时序行为，表达设计者期望满足的时序条件，指导综合、布局布线-过紧的时序约束会延长编译时间-不合理的约束可能会使工具停止工作-利用时序分析报告来判断约束是否可行•在设计实现后，查看布局布线后静态时序报告判断是否达到预定的性能目标-如果

2、约束未满足，利用时序报告确定原因4为何要进行时序约束？•设计工具不能自动实现获得最佳速度的布局和布线方式，因此需要用户设定性能目标，让工具去实现•用户设定的性能目标由时序约束体现-时序约束提高设计性能的途径是将逻辑尽可能放的近，从而使用尽可能短的布线资源5什么情况需要做时序约束•当设计仅有一个时钟信号，且频率低于50MHz，逻辑电路简单（7级以下），不需要对设计进行时序约束。•当设计超过50MHz，或者设计较为复杂时，需要进行时序约束。6约束的基本作用•提高设计的工作频率•通过附加约束可以控制逻辑的综合、映射、布局和布

3、线，以减小逻辑和布线延时，从而提高工作频率。•获得正确的时序分析报告•FPGA设计平台包含静态时序分析工具，可以获得映射或布局布线后的时序分析报告，从而对设计的性能做出评估。•静态时序分析工具以约束作为判断时序是否满足设计要求的标准。•指定FPGA引脚位置与电气标准•FPGA的可编程特性使电路板设计加工和FPGA设计可以同时进行，而不必等FPGA引脚位置完全确定，从而节省了系统开发时间。•通过约束还可以指定I/O引脚所支持的接口标准和其他电气特性。7时序约束对FPGA设计影响•EDA工具不会试图寻找达到最快速度的Pla

4、ce&Route结果•施加时序约束后,implementation工具才会尝试满足性能期望•你对设计性能的期望是通过设计时序约束传递给EDA工具的•让相关逻辑尽量靠近，从而减小布线延迟。通过这个方法，时序约束试图满足你的性能要求8时序约束的影响WithoutglobaltimingconstraintsWithglobaltimingconstraintsLogictendstobegroupedtoAlltimingpathsareevaluatedimproveinternaltimingattheI/O

5、pathsareimproved(CLBsexpenseofI/OtimingareplaceclosertoI/Opins)用时序约束定义时序的目标•时序约束定义时序目标•Over-constrain需要额外的布局布线时间•尝试尽量使用时序约束，即使在时序要求在中等情况下•非现实的时序约束将会使工具停下来•综合工具的timingreport和Post-MapStaticTimingReport包含性能估计•都告诉了约束是否符合现实•在工具完成流程后，需要审核Post-Place&RouteStaticTimingRe

6、portto来确定目标是否满足•如果时序不满足,根据TimingReport找到原因10课程安排•时序约束的目的•时序约束的内容•XilinxFPGA时序约束方法•AlteraFPGA时序约束方法•时序约束的原则11时序约束的内容•时钟定义：包含所有的时钟•输入路径延迟•输出路径延迟•多周期路径•异步电路中的虚假路径12时钟定义•时钟周期•Clocklatency&uncertainty13输入路径延迟•NeedtospecifytimingrelationshipfromASSPtoFPGAtoguaranteese

7、tup/holdinFPGATcorepresentstotalclock-to-outputtimeofASSP(i.e.dASSPFPGA/CPLDatasheetspec)reg1Treg2PRECOTdata_PCBTdataintPREDQDQC*TLclk2intCLRCLRTsu/ThTclk1Tclk2extOSC*Representsdelayduetocapacitiveloading14输出路径延迟•NeedtospecifytimingrelationshipfromFPGAtoASSPtogu

8、aranteeclock-to-outputtimesinFPGAFPGA/CPLDASSPreg1reg2PRETdataintTdata_PCBPREDQDQTC*clk1intLT/TCLRCLRsuhTCOTsu/Threpresenttotalsetup/holdtimTclk1(ext)Tclk2eofASSP(i.e