第7章IIR数字滤波器设计ppt课件.ppt

第7章IIR数字滤波器设计ppt课件.ppt

ID:58698282

大小:499.00 KB

页数:69页

时间:2020-10-04

第7章IIR数字滤波器设计ppt课件.ppt_第1页
第7章IIR数字滤波器设计ppt课件.ppt_第2页
第7章IIR数字滤波器设计ppt课件.ppt_第3页
第7章IIR数字滤波器设计ppt课件.ppt_第4页
第7章IIR数字滤波器设计ppt课件.ppt_第5页
资源描述:

《第7章IIR数字滤波器设计ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第7章IIR数字滤波器设计7.1IIR滤波器原理7.2使用DSPBuilder设计IIR滤波器7.3在QuartusII中使用IIR滤波器IP核7.1IIR滤波器原理IIR滤波器一般采用递归方式来实现。也就是说,滤波器当前输出是输入序列和以前各输出值、、…的函数,这可以用下列差分方程来表示:(7-1)其中M≤N,N是IIR滤波器的阶数。相应地,IIR滤波器的系统函数可以表示为(7-2)在上一章已经提及到,FIR滤波器的系统函数只有零点。而IIR滤波器除了具有极点以外,一般还存在零点。由于极点的存在,IIR滤波器用递归结构来实现较为简单。实现IIR滤波器的基本结构共有三中:直接型

2、、级联型和并联型。下面简单介绍前两种IIR滤波器的结构。1.直接型利用公式(7-2),可以直接导出直接I型的IIR滤波器结构,可用下式来表示:(7-3)可以看出,和反馈环节中的延时单元不能共用,需要个延时单元。为了减少延时单元,对于线性系统,公式(7-3)也可以写成:由此可以导出直接Ⅱ型的滤波器结构。图7-1表示了一个直接Ⅱ型IIR滤波器的结构,该滤波器的阶数是2阶,共存在两个反馈环节。图7-1直接Ⅱ型IIR滤波器结构2.级联型对式(7-2)的分子、分母进行因式分解,由于中的系数都为实数,的极、零点只可能是实数或者复共轭对,对于复共轭对因子,可以复合成二阶因子:式中系数都为实数

3、。如果把实数因子(一阶因子)看成是二次项系数为0的二阶因子,则上式可以写成:其中由此可见,是一个2阶的IIR滤波器,N阶IIR滤波器可以看成是由多个2阶IIR滤波器级联而成的,即IIR滤波器可以采用下列结构来表示,也就是级联型结构(见图7-2):图7-2级联型IIR滤波器结构7.2使用DSPBuilder设计IIR滤波器7.2.14阶直接Ⅱ型IIR滤波器设计在此需要设计一个4阶IIR滤波器。给定滤波器的系统函数如下:即滤波器系数为a0=1b0=0.05a1= -1.95b1=0.20a2=1.74b2=0.31a3= -0.72b3=0.20a4=0.12b4=0.05可以看出

4、,这是一个4阶IIR滤波器,我们采用直接Ⅱ型结构来实现该滤波器,其具体结构可由信号流图(见图7-3)来表示。图7-3直接Ⅱ型4阶IIR滤波器信号流图在DSPBuilder中,建立一个新模型,按照图7-3调用DSPBuilder模块进行设计。设计完的4阶IIR滤波器模型如图7-4所示。图7-44阶IIR滤波器模型该模型中各个模块的参数设置如下:X模块:(Altbus)库:AlteraDSPBuilder中BusManipulation库参数“BusType”设为“signedFractional”(有符号小数)参数“NodeType”设为“Inputport”参数“[number

5、ofbits].[]”设为“2”参数“[].[numberofbits]”设为“8”Y模块:(Altbus)库:AlteraDSPBuilder中BusManipulation库参数“BusType”设为“signedFractional”参数“NodeType”设为“Outputport”参数“[numberofbits].[]”设为“4”参数“[].[numberofbits]”设为“23”BusConversion模块:(BusConversion)库:AlteraDSPBuilder中BusManipulation库参数“InputBusType”设为“signedFr

6、actional”参数“Input[numberofbits].[]”设为“4”参数“Input[].[numberofbits]”设为“23”参数“OutputBusType”设为“signedFractional”参数“Output[numberofbits].[]”设为“2”参数“Output[].[numberofbits]”设为“8”FeedBackAdder模块:(ParallelAdderSubtractor)库:AlteraDSPBuilder中Arithmetic库参数“NumberofInputs”设为“2”参数“Add(+)Sub(-)”设为“+ -”Fe

7、edBackAdder1模块:(ParallelAdderSubtractor)库:AlteraDSPBuilder中Arithmetic库参数“NumberofInputs”设为“4”参数“Add(+)Sub(-)”设为“++++”FeedForwardAdder模块:(ParallelAdderSubtractor)库:AlteraDSPBuilder中Arithmetic库参数“NumberofInputs”设为“5”参数“Add(+)Sub(-)”设为“+++++”Delay、Del

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。