第7章VHDL设计应用实例ppt课件.ppt

《第7章VHDL设计应用实例ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第7章VHDL设计应用实例7.18位加法器的设计7.2分频电路7.3数字秒表的设计7.18位加法器的设计1．设计思路加法器是数字系统中的基本逻辑器件，减法器和硬件乘法器都可由加法器来构成。多位加法器的构成有两种方式：并行进位和串行进位。并行进位加法器设有进位产生逻辑，运算速度较快；串行进位方式是将全加器级联构成多位加法器。并行进位加法器通常比串行级联加法器占用更多的资源。随着位数的增加，相同位数的并行加法器与串行加法器的资源占用差距也越来越大。因此，在工程中使用加法器时，要在速度和容量之间寻找平衡点。实践证明，4位二进制并行加法器和串行级联加

2、法器占用几乎相同的资源。这样，多位加法器由4位二进制并行加法器级联构成是较好的折中选择。本设计中的8位二进制并行加法器即是由两个4位二进制并行加法器级联而成的，其电路原理图如图7.2所示。图7.28位加法器电路原理图2．VHDL源程序1)4位二进制并行加法器的源程序ADDER4B.VHDLIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALL；USEIEEE.STD_LOGIC_UNSIGNED.ALL；ENTITYADDER4BIS--4位二进制并行加法器PORT(C4：INSTD_LOGIC；--低位来的进位A4：IN

3、STD_LOGIC_VECTOR(3DOWNTO0)；--4位加数B4：INSTD_LOGIC_VECTOR(3DOWNTO0)；--4位被加数S4：OUTSTD_LOGIC_VECTOR(3DOWNTO0)；--4位和CO4：OUTSTD_LOGIC)；--进位输出ENDENTITYADDER4B；ARCHITECTUREARTOFADDER4BISSIGNALS5：STD_LOGIC_VECTOR(4DOWNTO0)；SIGNALA5，B5：STD_LOGIC_VECTOR(4DOWNTO0)；BEGINA5<='0'&A4；--将4位加

4、数矢量扩为5位，为进位提供空间B5<='0'&B4；--将4位被加数矢量扩为5位，为进位提供空间S5<=A5+B5+C4；S4<=S5(3DOWNTO0)；CO4<=S5(4)；ENDARCHITECTUREART；2)8位二进制加法器的源程序ADDER8B.VHDLIBRARYIEEE；USEIEEE.STE_LOGIC_1164.ALL；USEIEEE.STD_LOGIC_UNSIGNED.ALL：ENTITYADDER8BIS--由4位二进制并行加法器级联而成的8位二进制加法器PORT(C8：INSTD_LOGIC；A8：INSTD_L

5、OGIC_VECTOR(7DOWNTO0)；B8：INSTD_LOGIC_VECTOR(7DOWNTO0)；S8：OUTSTD_LOGIC_VECTOR(7DOWNTO0)；CO8：OUTSTD_LOGIC)；ENDENTITYADDER8B；ARCHITECTUREARTOFADDER8BISCOMPONENTADDER4BIS--对要调用的元件ADDER4B的界面端口进行定义PORT(C4：INSTD_LOGIC；A4：INSTD_LOGIC_VECTOR(3DOWNTO0)；B4：INSTD_LOGIC_VECTOR(3DOWNTO0)

6、；S4：OUTSTD_LOGIC_VECTOR(3DOWNTO0)；CO4：OUTSTD_LOGIC)；ENDCOMPONENTADDER4B；SIGNALSC：STD_LOGIC；--4位加法器的进位标志BEGINU1：ADDER4B--例化(安装)一个4位二进制加法器U1PORTMAP(C4=>C8，A4=>A8(3DOWNTO0)，B4=>B8(3DOWNTO0)，S4=>S8(3DOWNTO0)，CO4=>SC)；U2：ADDER4B--例化(安装)一个4位二进制加法器U2PORTMAP(C4=>SC，A4=>A8(7DOWNTO4)

7、，B4=>B8(7DOWNTO4)，S4=>S8(7DOWNTO4)，CO4=>CO8)；ENDARCHITECTUREART；7.2分频电路例1：2分频、4分频、8分频、16分频例1：2分频、4分频、8分频、16分频LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYclk_divISPORT(clk:INSTD_LOGIC;clk_div2:OUTSTD_LOGIC;clk_div4:

8、OUTSTD_LOGIC;clk_div8:OUTSTD_LOGIC;clk_div16:OUTSTD_LOGIC);ENDclk_div;ARCHITECTURE