第七章存储系统ppt课件.ppt

《第七章存储系统ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第七章存储系统7.1存储系统的层次结构7.2高速缓冲存储器（cache）7.3虚拟存储器7.4相联存储器7.5存储保护学习目的1.掌握存储系统的层次结构，分析层次结构的目的和实现方式。2.掌握高速缓冲存储器的原理、基本结构和cache的存储器组织。3.掌握虚拟存储器信息传送单位和存储管理和虚拟存储器工作的全过程。4.了解相联存储器和存储保护。重点1.层次结构的目的和实现方式。2.高速缓冲存储器的原理、基本结构和cache的存储器组织。3.虚拟存储器信息传送单位和存储管理以及虚拟存储器工作的全过程。难点1.cache的存储器组织。2.虚拟存储器工作的全过程。主

2、存（内存）：当前正在执行的程序和数据（半导体）辅存（外存）：当前不在运行的程序和数据顺序存取存储器（磁带）直接存取存储器（磁盘）随机访问串行访问7.1存储系统的层次结构CPUCACHE主存（内存）辅存（外存）存储体系：把各种不同存储容量、不同存取速度、不同价格的存储器，组成层次结构，并通过管理软件和辅助硬件将不同性能的存储器组合成有机的整体，称为计算机的存储层次或存储体系。cache1主存与辅存之间的关系主存(半导体)优:速度快缺:容量受限,单位成本高,断电丢失信息辅存(光盘,磁盘)优:容量大,信息长久保存,单位成本低.缺:存取速度慢虚拟存储系统速度接近于主

3、存的速度，容量接近于辅存的容量，每位平均价格接近于辅存平均价格（大容量低成本）。虚地址经辅助软、硬件变换成实地址。2主存和高速缓存之间的关系Cache引入为解决CPU和主存之间的速度差距,提高整机的运算速度,在CPU和主存之间插入的由高速电子器件组成的容量不大,但速度很高的存储器作为缓冲区。解决了速度与成本之间的矛盾（速度接近cache，容量与每位价格接近于主存）。Cache特点存取速度快，容量小，存储控制和管理由硬件实现较低级：与处理器较远的存储级-容量较大、速度较慢、使用较廉价的技术工艺存储器系统的层次结构的特点：在任何指定时间，数据只能在相邻的两级之间

4、拷贝：较高级：与处理器较近的存储级-容量较小、速度较快、使用较昂贵的技术工艺层次化存储系统访存局部性时间局部性空间局部性层次化结构cache主存辅存容量和存取时间增加每位价格增加1.包含性2.相邻层之间的数据传送单位CPU高速缓存：字高速缓存主存储器：块（每块32个字节（4个字））主存磁盘：页面（比如每页4K字节，包含128块）磁盘磁带：段M0M1M2……Mn所有信息项最初存放在最外层Mn，在处理过程中，它的子集复制到Mn-1，同样，Mn-1的子集复制到Mn-2，……如果在Mi中找到一个信息字，那么同一个字的复制品在所有的高层Mi+1，Mi+

5、2，……，Mn中都一定可以找到。M1:高速缓存a,b为高速缓存块，32个字节M2:主存储器M3:磁盘存储器M4:磁带机后援存储器CPU寄存器……ba……页面Aa页面Bb页面Aa页面Bb段F段G页面Aa页面Bb段F段G字单位块单位页单位段单位7.2高速缓冲存储器Cache一、cache存储器工作原理—程序访问的局部性在较短时间内由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。（指令分布的连续性和循环程序及子程序的多次执行）这种对局部范围的存储器地址频繁访问，而对此范围以外的地址则访问甚少的现象就称为程序访问的局部性。时间局部性：如果一个信息项正在被访

6、问，那么在近期它很可能还会被再次访问。(程序循环、堆栈)空间局部性：在最近的将来将用到的信息很可能与现在正在使用的信息在空间地址上是临近的。(指令顺序执行、数组存放)根据局部性原理，可以在主存和CPU之间设置一个高速的容量相对较小的存储器，如果当前正在执行的程序和数据存放在这个存储器中，在程序运行时，不必从主存储器取指令和取数据，只需访问这个高速存储器，以提高程序运行速度。这个存储器称作高速缓冲存储器Cache。Cache由高速的SRAM组成，它的工作速度数倍于主存，全部功能由硬件实现，并且对程序员是透明的。cache的基本结构它由cache存储体、地址映象

7、变换机构、cache替换机构几大模块组成。Cache概念：（1）CPU与主存储器之间的一种高速缓冲装置；（2）Cache-主存层次结构：由硬件变换地址和控制调度。Cache具有如下特点：①位于CPU与主存之间，是存储器层次结构中级别最高的一级；②容量比主存小，目前一般有数ＫＢ到数ＭＢ；③速度一般比主存快５－１０倍,通常由存储速度高的双极型三极管或SRAM组成；④其内容是主存的部分副本；⑤其用途可用来存放指令，也可用来存放数据；⑥快存的功能全部由硬件实现，并对程序员透明。cache的命中任何时候都有一些主存块处在Cache中。当CPU发出读请求时，将主存地址m

8、位（或m位中的一部分）与Cache某块的标记相比较，