第三章 ALTERA公司可编程逻辑器件简介ppt课件.ppt

《第三章 ALTERA公司可编程逻辑器件简介ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第三章ALTERA公司可编程逻辑器件简介第三章ALTERA公司可编程逻辑器件简介3.1PLD的结构1、电路结构2、组织结构IO单元可编程逻辑阵列FB可编程互联资源2第三章ALTERA公司可编程逻辑器件简介1．MAX7000性能特点MAX7000器件与MAX9000及MAX5000器件都是基于乘积项结构的PLD，特别适用于实现高速、复杂的组合逻辑。MAX7000器件是基于Altera公司第二代MAX结构，采用先进的CMOSEEPROM技术制造的。MAX7000器件提供多达5000个可用门和在系统可编程（ISP）功能，其引脚到引脚延时快达5ns，计数器频率高达175.4MHz。各种速度等级的MAX

2、7000S、MAX7000A/AE/B和MAX7000E器件都遵从PCI总线标准。MAX7000器件具有附加全局时钟，输出使能控制，连线资源和快速输入寄存器及可编程的输出电压摆率控制等增强特性。MAX7000S器件除了具备MAX7000E的增强特性之外，还具有JTAGBST边界扫描测试，ISP在系统可编程和漏极开路输出控制等特性。MAX7000器件可100%模仿TTL，可高密度地集成SSI（小规模集成）、MSI（中规模集成）和LSI（大规模集成）等器件的逻辑。它也可以集成多种PLD，其范围从PAL、GAL、22V10一直到MACH和pLSI器件。MAX7000器件在速度，密度和I/O资源方面可

3、与通用的掩膜式门阵列相媲美，可以用作门阵列的样片设计。MAX7000器件有多种封装类型，包括PLCC、PGA、PQFP、RQFP和TQFP等。MAX7000器件采用CMOSEEPROM单元实现逻辑功能。这种用户可编程结构可以容纳各种各样的、独立的组合逻辑和时序逻辑功能。在开发和调试阶段，可快速而有效地反复编程MAX7000器件，并保证可编程，擦除100次以上。MAX7000器件提供可编程的速度/功耗优化控制。在设计中，使影响速度的关键部分工作在高速、全功率状态，而其余部分工作在低速、小功耗状态。速度/功耗优化特性允许设计者把一个或多个宏单元配置在50%或更低的功耗下而仅增加一个微小的延迟。MA

4、X7000器件也提供了一个旨在减小输出缓冲器电压摆率的配置项，以降低没有速度要求的信号状态切换时的瞬态噪声。除44引脚的器件之外，所有MAX7000器件的输出驱动器均能配置在3.3V或5.0V电压下工作。MAX7000器件允许用于混合电压的系统中。MAX7000器件由QuartusⅡ和MAX+PLUSⅡ开发系统支持。下表是MAX7000典型器件性能对照表。4MAX7128S资源特性EPM7032EPM7032SEPM7064EPM7064SEPM7128EPM7128EEPM7192SEPM7192EEPM7256SEPM7256E器件门数1200250050007500010000典型可用门

5、6001250250037505000宏单元3264128192256逻辑阵列块2481216I/O引脚数36681001241642021/8/3052．MAX7000S/E器件结构MAX7000S/E器件包括逻辑阵列块、宏单元、扩展乘积项（共享和并联）、可编程连线阵列和I/O控制块五部分。MAX7000S/E还含有四个专用输入，它们既可用作通用输入，也可作为每个宏单元和I/O引脚的高速、全局控制信号：时钟（Clock）、清除（Clear）及两个输出使能（OutputEnable）信号。MAX7000S/E器件的结构如图2.3所示。（1）逻辑阵列块（LAB）MAX7000S/E器件主要由高性

6、能的LAB以及它们之间的连线通道组成。如图2.4所示，每16个宏单元阵列组成一个LAB，多个LAB通过可编程连线阵列（PIA）连接在一起。PIA即全局总线，由所有的专用输入、I/O引脚以及宏单元反馈给信号。每个LAB包括以下输入信号：①来自PIA的36个通用逻辑输入信号；②用于辅助寄存器功能的全局控制信号；③从I/O引脚到寄存器的直接输入信号。器件的宏单元可以单独地配置成时序逻辑或组合逻辑工作方式。每个宏单元由逻辑阵列、乘积项选择矩阵和可编程寄存器等单个功能块组成。MAX7000S/E器件的宏单元结构如图所示。6MAX7064S的结构2.1.4CPLD结构与工作原理(1)逻辑阵列块(LAB)7

7、逻辑阵列用来实现组合逻辑，它为每个宏单元提供五个乘积项。乘积项选择矩阵把这些乘积项分配到“或”门和“异或”门作为基本逻辑输入，以实现组合逻辑功能；或者把这些乘积项作为宏单元的辅助输入实现寄存器清除、预置、时钟和时钟使能等控制功能。以下两种扩展乘积项可用来补充宏单元的逻辑资源。①共享扩展项：反馈到逻辑阵列的反向乘积项。②并联扩展项：借自邻近的宏单元中的乘积项。根据设计的逻辑需要，Quartus Ⅱ能