ALTERA公司STRATIX系列可编程逻辑器件介绍.doc

《ALTERA公司STRATIX系列可编程逻辑器件介绍.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、目录1概述62基于块的设计方法63STRATIX系列器件介绍73.1STRATIX系列器件所具有的新特性：73.2STRATIX系列器件内部结构73.3内部连线83.4内部存储单元83.5内置DSP单元103.6I/O接口123.7时钟系统123.8远程升级功能133.9其他134STRATIX器件家族及封装13表目录表1STRATIX内部存储单元特性9表2STRATIX器件内部存储单元容量及最大带宽9表3STRATIX系列器件乘法器列表12表4STRATIX系列器件I/O端口支持标准12表5STRATIX器件家族14表6STRATIX系列器件封装14图目录图1可编程逻辑

2、设计方法演进趋势6图2基于STRATIX系列器件的设计流程7图3STRATIX系列器件内部结构8图4STRATIX系列器件内部存储单元9图5DSP单元内部结构10图6DSP单元实现四组2输入乘法器10图7DSP单元实现两组2输入乘法累加器11图8DSP单元实现两组4输入乘加器11图9DSP单元实现一组8输入乘加器11ALTERA公司STRATIX系列可编程逻辑器件技术交流报告关键词：ALTERA，STRATIX，可编程逻辑，器件摘要：本文主要对ALTERA公司STRATIX系列器件及其Block-Based的设计方法进行了简要介绍。缩略语清单：PLL：PhaseLocke

3、dLoop锁相环MegaRAM：STRATIX器件容量为512K的内部存储单元概述STRATIX系列可编程逻辑器件是ALTEREA公司即将于年内推出的一款高性能可编程逻辑器件。该系列器件采用1.5V,0.13um工艺，可同时提供最多114,140个LE和10MbitsRAM空间。STRATIX系列器件可提供包含多达224个9bit*9bit内置乘法器的28个DSP功能块，其经过优化的结构可以有效实现高性能滤波器和乘法器。STRATIX系列器件不仅支持多种IO标准，而且提供基于其内部最多12个可达到420MHz锁相环的层次化时钟系统。1基于块的设计方法随着可编程逻辑设计复杂

4、度的不断提高和产品所面临的不断增大的市场压力，可编程逻辑设计方法也在不断演进。图1清楚的表明了这种演进趋势。ͼ1可编程逻辑设计方法演进趋势由上图可知，随着芯片复杂度的不断提高，基于Block的设计方法正在成为一种设计趋势。这种设计方法之所以能有效的缩短产品开发周期及面世时间，主要原因是因为这种方法具有以下特点：v可以很好的支持团队开发模式中新模块的并行开发；v可方便的使用数量庞大的可重用功能模块。这些功能模块可能来自原有设计，也可能来自第三方设计公司或是可编程逻辑器件厂商提供的IPCore。在以往的可编程逻辑器件中使用这种设计方法时，通常要在Block集成阶段面对逻辑优

5、化的问题。这主要是因为各个Block逻辑在集成阶段往往会因为器件资源等问题相互影响，导致总体性能的下降。为此，STRATIX系列器件专门针对该问题提供了逻辑锁定功能，并对芯片内部硬件结构进行了优化。使用逻辑锁定功能后，各Block模块在设计阶段达到的性能在集成阶段将不会受到影响，因此，这种设计方法可有效提高设计人员的生产效率及设计的可重用性。ͼ1基于STRATIX系列器件的设计流程1STRATIX系列器件介绍STRATIX系列器件所具有的新特性：该系列器件具有以下新特性：特性说明工艺0.13um集成度10,570~114,140LEs综合性能较APEXII有40%提升内

6、置存储器可提供三种不同容量/带宽的内置存储器DSP功能内置可支持复杂运算的DSP模块时钟系统具有高级时钟控制功能，可完全满足系统时钟需求外部管脚具有可支持最高840Mbps速率的差分接口/高速外部接口/外部存储器接口，还可提供可编程片上阻抗匹配功能STRATIX系列器件内部结构由图3可知，STRATIX系列器件内部包含以下几种功能单元：LogicArrayBlocks（LABs）：逻辑阵列单元Phase-LockedLoops（PLLs）：锁相环DSPBlocks：DSP单元I/OElements（IOEs）：输入/输出单元M512RAMBlocks：容量为512Bits

7、的内部存储单元M4KRAMBlocks：容量为4KBits的内部存储单元MegaRAMBlocks：容量为512KBits的内部存储单元ͼ1STRATIX系列器件内部结构内部连线STRATIX器件内部具有三种不同长度的内部连线。这些内连线专门针对基于Block的设计方法进行了优化，可显著提高逻辑器件的布线能力，并使得逻辑设计在集成度提高的情况下还能达到更高的性能。STRATIX器件还专门针对基于Block的设计方法对信号驱动源、线宽和布线空间进行了优化：v每一个内部连线都有单独的驱动源，可有效避免扇出问题；v具有贯穿整个器件