DDS移相信号发生器.doc

《DDS移相信号发生器.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、DDS移相信号发生器设计一、实验目的1.会用VHDL语言编写加法器、寄存器、以及本实验的主程序；2.能够用QuartusII软件生成PLL20和SIN_ROM元件；3.熟练掌握本次实验的波形仿真、引脚锁定、编程下载；4.透彻的理解本次实验的VHDL的含义以及其需要实现的功能，做好硬件测试工作；5.熟练地掌握实验室里示波器的使用。二、实验原理FWORD是8位频率控制字，控制输出信号的频率；PWORD是8位相移控制字，控制输出信号的相移量；ADDER32B和ADDER10B分别为32位和10位加法器；S

2、IN_ROM是存放正弦波数据的ROM，10位数据线，10位地址线，其中的数据文件是LUT10X10.mif，REG32B和REG10B分别是32位和10位寄存器；POUT和FOUT分别为10位输出，可以分别与两个高速D/A相接，它们分别输出参考信号和可移相正弦信号。三、实验内容1.完成10位输出数据宽度的移相信号发生器设计，要求使用锁相环，设计正弦波形数据MIF文件，给出仿真波形，最后进行硬件测试。2.修改设计，增加幅度控制电路。3.将此信号发生器改成具有扫频功能的波形发生器，扫速可数控，点频扫频可

3、控。四、实验步骤1.创建本次实验所在的文件夹在桌面创建一个文件夹，取名为DDS。2.创建工程File->NewProjectWizard（具体的参数设置如下图所示）1.使用VHDL语言编写代码先创建编写VHDL语言的文本，编写好代码之后保存，保存的名称即实体名。File->New编写好的代码如下：主代码（DDS）：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityDDSisport(CLK2:INS

4、TD_LOGIC;CLK_DA:OUTSTD_LOGIC;FWORD:INSTD_LOGIC_VECTOR(7DOWNTO0);PWORD:INSTD_LOGIC_VECTOR(7DOWNTO0);FOUT:OUTSTD_LOGIC_VECTOR(9DOWNTO0);POUT:OUTSTD_LOGIC_VECTOR(9DOWNTO0));END;ARCHITECTUREoneOFDDSISCOMPONENTPLL20PORT(inclk0:inSTD_LOGIC:='0';c0:OUTSTD_LOG

5、IC);ENDCOMPONENT;COMPONENTREG32BPORT(LOAD:INSTD_LOGIC;DIN:INSTD_LOGIC_VECTOR(31DOWNTO0);DOUT:OUTSTD_LOGIC_VECTOR(31DOWNTO0));ENDCOMPONENT;COMPONENTREG10BPORT(LOAD:INSTD_LOGIC;DIN:INSTD_LOGIC_VECTOR(9DOWNTO0);DOUT:OUTSTD_LOGIC_VECTOR(9DOWNTO0));ENDCOMPO

6、NENT;COMPONENTADDER32BPORT(A:INSTD_LOGIC_VECTOR(31DOWNTO0);B:INSTD_LOGIC_VECTOR(31DOWNTO0);S:OUTSTD_LOGIC_VECTOR(31DOWNTO0));ENDCOMPONENT;COMPONENTADDER10BPORT(A:INSTD_LOGIC_VECTOR(9DOWNTO0);B:INSTD_LOGIC_VECTOR(9DOWNTO0);S:OUTSTD_LOGIC_VECTOR(9DOWNTO0

7、));ENDCOMPONENT;COMPONENTSIN_ROMPORT(address:INSTD_LOGIC_VECTOR(9DOWNTO0);clock:INSTD_LOGIC;q:OUTSTD_LOGIC_VECTOR(9DOWNTO0));ENDCOMPONENT;SIGNALCLK:STD_LOGIC;SIGNALF32B:STD_LOGIC_VECTOR(31DOWNTO0);SIGNALD32B:STD_LOGIC_VECTOR(31DOWNTO0);SIGNALDIN32B:STD

8、_LOGIC_VECTOR(31DOWNTO0);SIGNALP10B:STD_LOGIC_VECTOR(9DOWNTO0);SIGNALLIN10B:STD_LOGIC_VECTOR(9DOWNTO0);SIGNALSIN10B:STD_LOGIC_VECTOR(9DOWNTO0);SIGNALDOUT:STD_LOGIC_VECTOR(9DOWNTO0);SIGNALDIN:STD_LOGIC_VECTOR(31DOWNTO0);BEGINF32B(27DOWNT