DDS信号技术信号发生器设计.doc

DDS信号技术信号发生器设计.doc

ID:25329870

大小:45.51 KB

页数:15页

时间:2018-11-19

DDS信号技术信号发生器设计.doc_第1页
DDS信号技术信号发生器设计.doc_第2页
DDS信号技术信号发生器设计.doc_第3页
DDS信号技术信号发生器设计.doc_第4页
DDS信号技术信号发生器设计.doc_第5页
资源描述:

《DDS信号技术信号发生器设计.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于DDS信号技术的信号发生器的设计直接数字式频率合成技术DDS是新一代的频率合成技术,采用数字控制信号的相位增加技术,具有频率分辨率高,频率切换快,频率切换时相位连续和相位噪声低以及全数字化易于集成等优点而被广泛采用。一.程序代码(1)ADDER32Blibraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityADDER32Bisport(ain:instd_logic_vector(31downto0);bin:instd_logic_vector(31do

2、wnto0);cout:outstd_logic_vector(31downto0));end;architectureoneofADDER32Bisbegincout<=ain+bin;end;(2)juxing_romLIBRARYieee;USEieee.std_logic_1164.all;LIBRARYaltera_mf;USEaltera_mf.all;ENTITYjuxing_romISPORT(address:INSTD_LOGIC_VECTOR(11DOWNTO0);clock:INSTD_LOGIC;q:OUTSTD_LOGIC_V

3、ECTOR(7DOWNTO0));ENDjuxing_rom;ARCHITECTURESYNOFjuxing_romISSIGNALsub_wire0:STD_LOGIC_VECTOR(7DOWNTO0);COMPONENTaltsyncramGENERIC(address_aclr_a:STRING;init_file:STRING;intended_device_family:STRING;lpm_hint:STRING;lpm_type:STRING;numwords_a:NATURAL;operation_mode:STRING;outdata

4、_aclr_a:STRING;outdata_reg_a:STRING;widthad_a:NATURAL;width_a:NATURAL;width_byteena_a:NATURAL);PORT(clock0:INSTD_LOGIC;address_a:INSTD_LOGIC_VECTOR(11DOWNTO0);q_a:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDCOMPONENT;BEGINq<=sub_wire0(7DOWNTO0);altsyncram_component:altsyncramGENERICMAP(ad

5、dress_aclr_a=>"NONE",init_file=>"../MIF/juxing.mif",intended_device_family=>"Cyclone",lpm_hint=>"ENABLE_RUNTIME_MOD=NO",lpm_type=>"altsyncram",numwords_a=>4096,operation_mode=>"ROM",outdata_aclr_a=>"NONE",outdata_reg_a=>"CLOCK0",widthad_a=>12,width_a=>8,width_byteena_a=>1)PORTMA

6、P(clock0=>clock,address_a=>address,q_a=>sub_wire0);ENDSYN;(3)mux3_1libraryieee;useieee.std_logic_1164.all;entitymux3_1isport(sin:instd_logic_vector(7downto0);sanjiao,juxing:instd_logic_vector(7downto0);a,b:instd_logic;cout:outstd_logic_vector(7downto0));endmux3_1;architecturebeh

7、aviorofmux3_1issignaladdr:std_logic_vector(1downto0);beginprocess(a,b)beginaddr(0)<=a;addr(1)<=b;caseaddriswhen"00"=>cout<=sin;when"01"=>cout<=sanjiao;when"10"=>cout<=juxing;whenothers=>null;endcase;endprocess;endbehavior;(4)sanjiao_romLIBRARYieee;USEieee.std_logic_1164.all;LIBR

8、ARYaltera_mf;USEaltera_mf.all;ENTITYsanjiao_rom

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。