北邮数电实验VHDL源代码完整2013年汇总.doc

《北邮数电实验VHDL源代码完整2013年汇总.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、北邮数电实验VHDL源代码完整版注：北邮信通院数电实验，大二下共四次实验，以下为四次实验的完整代码，仅供参考，希望学弟学妹在抄代码的时候了解每一行代码的含义。知识是自己的。别忘了，北邮的未来靠你们。注意事项：1学校部分电脑打不开07版word文件（后缀docx），建议大家准备一份TXT以防万一2运行出错时可能是你输入有误，比如中文和英文符号弄错了3数电实验很简单，但要心细，一定要按老师说的做4数电实验报告千万不要抄袭，老师判断力很强实验一：半加器老师会给出，全加器是画图，怎么画书上有，不用源代码。实验二：（1）3位二进制数比较器LIBRARYIEEE;USEI

2、EEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYcomp3ISPORT(A:INSTD_LOGIC_VECTOR(2DOWNTO0);B:INSTD_LOGIC_VECTOR(2DOWNTO0);YA,YB,YC:OUTSTD_LOGIC);ENDcomp3;ARCHITECTUREbehaveOFcomp3ISBEGINPROCESS(A,B)BEGINIF(A>B)THENYA<='1';YB<='0';YC<='0';ELSIF(A

3、='0';ELSEYA<='0';YB<='0';YC<='1';ENDIF;ENDPROCESS;ENDbehave;（2）4选1数据选择器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYmux4ISPORT(A:INSTD_LOGIC_VECTOR(1DOWNTO0);D0,D1,D2,D3:INSTD_LOGIC;Y,YB:OUTSTD_LOGIC);ENDmux4;ARCHITECTUREbehaveOFmux4ISBEGINPROCESS(A,D0

4、,D1,D2,D3)BEGINCASEAISWHEN"00"=>Y<=D0;YB<=NOTD0;WHEN"01"=>Y<=D1;YB<=NOTD1;WHEN"10"=>Y<=D2;YB<=NOTD2;WHEN"11"=>Y<=D3;YB<=NOTD3;WHENOTHERS=>Y<='Z';YB<='Z';ENDCASE;ENDPROCESS;ENDbehave;（3）8421码转换为格雷码LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYtrans1ISPOR

5、T(A:INSTD_LOGIC_VECTOR(3DOWNTO0);B:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDtrans1;ARCHITECTUREtrans_grayOFtrans1ISBEGINB(0)<=A(0)XORA(1);B(1)<=A(1)XORA(2);B(2)<=A(2)XORA(3);B(3)<=A(3);ENDtrans_gray;（4）8421码转换为余三码LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYs

6、unyu_trans2ISPORT(A:INSTD_LOGIC_VECTOR(3DOWNTO0);B:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDsunyu_trans2;ARCHITECTUREtrans_ex3OFsunyu_trans2ISBEGINPROCESS(A)BEGINCASEAISWHEN"0000"=>B<="0011";WHEN"0001"=>B<="0100";WHEN"0010"=>B<="0101";WHEN"0011"=>B<="0110";WHEN"0100"=>B<="0111";WHEN"0101"=

7、>B<="1000";WHEN"0110"=>B<="1001";WHEN"0111"=>B<="1010";WHEN"1000"=>B<="1011";WHEN"1001"=>B<="1100";WHENOTHERS=>B<="ZZZZ";ENDCASE;ENDPROCESS;ENDtrans_ex3;（5）数码管译码器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYsunyu_encoderISPORT(A:INSTD_LOGIC_VECTOR(3DOW

8、NTO0);B:OUTSTD_LOGI