返回
四位串行加法器.doc

四位串行加法器.doc

ID：57274919

大小：79.50 KB

页数：4页

时间：2020-08-08

四位串行加法器.doc_第1页
四位串行加法器.doc_第2页
四位串行加法器.doc_第3页
四位串行加法器.doc_第4页
资源描述：

《四位串行加法器.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA技术与应用实验报告实验名称：四位串行加法电路一、实验目的1、利用原理图实现4位串行进位加法器。2、掌握软件使用工程建立、原理图输入法、编译、仿真、管脚配置等。二、实验原理全加器表达式为：全加器逻辑符号：4位串行进位加法器逻辑图：一、实验内容一、仿真结果二、管脚配置

当前文档最多预览五页，下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页，下载文档查看全文
温馨提示：
1. 部分包含数学公式或PPT动画的文件，查看预览时可能会显示错乱或异常，文件下载后无此问题，请放心下载。
2. 本文档由用户上传，版权归属用户，天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容，确认文档内容符合您的需求后进行下载，若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误，付费完成后未能成功下载的用户请联系客服处理。