资源描述：
《ABEL部分程序解读.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、数字电路课程设计ABEL部分程序例1组合电路实验MODULEcomb_simple//title‘Thisisagaldemo'//U9device'P16V8R';in1,in2,in3pin;out1,out2,out3pin;equationsout1=in1&in2&in3;out2=in1#in2#in3;out3=!in3;END例2组合电路实验的测试向量MODULEcomb_simple//title‘Thisisagaldemo'//U9device'P16V8R';in1,in2,in3pin;out1,out2,out3pin
2、;test_vectors([in1,in2,in3]->[out1,out2])[0,0,0]->[.x.,.x.];[0,0,1]->[.x.,.x.];[0,1,0]->[.x.,.x.];[0,1,1]->[.x.,.x.];[1,1,1]->[.x.,.x.];END例1用GAL16V8设计如下6个基本逻辑门：P123与门，或门，与非门，或非门，异或门，同或门。解6个基本逻辑门的逻辑表达式为根据上述逻辑表达式，采用一片GAL16V8就可以实现6个基本逻辑门。用ABLE-HDL语言写出的基本逻辑门的设计源文件如下：MODULEBASIC-
3、GATES//头部TITLE'BASICGATES';//说明部IC1DEVICE'P16V8S'；A1,B1,A2,B2PIN19,1,2,3;输入脚定义A3,B3,A4,B4PIN4,5,6,7;A5,B5,GNDPIN8,9,10;A6,B6,F6,F5PIN11,12,14,14;F4,F3,F2,F1PIN15,16,17,18;输出脚定义EOUATIONS//逻辑描述部F1=A1&B1;&表示“与”运算F2=A2#B2;#表示“或”运算F3=!(A3&B3);！表示“非”运算F4=!(A4#B4);F5=A5$B5;$表示“异或”运算
4、F6=(A6!$B6);！$表示“同或”运算TEST_VECTIORS([A1,B1,A2,B2,A3,B3,A4,B4,A5,B5,A6,B6]->[F1,F2,F3,F4,F5,F6])"INPUTOUTPUT"[0,0,0,0,0,0,0,0,0,0,0,0]->[0,0,1,1,0,1][0,1,0,1,0,1,0,1,0,1,0,1]->[0,1,1,0,1,0][1,0,1,0,1,0,1,0,1,0,1,0]->[0,1,1,0,1,0][1,1,1,1,1,1,1,1,1,1,1,1]->[1,1,0,0,0,1]ENDBASIC
5、-GATES例1带三态控制的四输入与非门P153例2一个带三态控制的四输入与非门的ABLE-HDL模块源程序如下：MODULEGAL5//模块GAL5开始TITLE'ableinputfile'//标题语句U05DEVICE'P16V8C'//器件说明：U05为P16V8Ca,b,c,dPIN2,3,4,5;//输入管脚说明fPIN12;//输出管脚说明ENBPIN6;//三态控制说明h,1,x,z=1,0,.x.,z.;//常量定义，便于向量测试使用EQUATIONS//逻辑方程描述部f=!(a&b&c&d);Enablef=enb;TEST_
6、VECTORS([end,a,b,c,d]->[f])//测量向量部[h,0,.x.,.x.,.x.]->[1];//.x.表示任意态（0或1）[h,.x.,0.x.,.x.]->[1];[h,.x.,.x.,0,.x.]->[1];[h,.x.,.x.,.x.,0]->[1];[h,1,1,1,1]->[0];[1,x,x,x,x]->[z];//Z表示高阻态输出ENDGAL5//模块GAL5结束例22位计数器P153例3描述一个2位计数器的ABLE_HDL模块源程序如下：MODULEcounter//头部TITLE'TwobitsCounte
7、rBlock';DECLARATIONS//说明部"InputClockPINCLRPIN"Outputq0,q1PINISTYPE'reg';EQUATIONS//逻辑描述部q0.clk=clock;q1.clk=clock;q0.AR=CLR;q1.AR=CLR;q0:=!q0;q1:=!q1&q0#q1&!q0;ENDcoubter//结束部例12位计数器实验的测试向量MODULEcounter//头部TITLE'TwobitsCounterBlock';DECLARATIONS//说明部"InputClockPINCLRPIN"Outpu
8、tq0,q1PINISTYPE'reg';test_vectors([CLR,Clock]:>[q0,q1])[0,.C.]:>[.x.
